当前位置:首页 >> 电子/电路 >>

VHDL有限状态机设计


第7章 有限状态机设计

PDF pdfFactory Pro

www.fineprint.cn

7.1 一般有限状态机的设计
7.1.1 用户自定义数据类型定义语句
TYPE 语句用法如下:

TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 ; 或 TYPE 数据类型名 IS 数据类型定义 ;
以下列出了两种不同的定义方式:

TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; TYPE week IS (sun,mon,tue,wed,thu,fri,sat) ;

PDF pdfFactory Pro

www.fineprint.cn

7.1.1 用户自定义数据类型定义语句
TYPE m_state IS( st0,st1,st2,st3,st4,st5 ) ; SIGNAL present_state,next_state : 布尔数据类型的定义语句是: TYPE BOOLEAN IS (FALSE,TRUE) ; TYPE my_logic IS ( '1' ,'Z' ,'U' ,'0' ) ; SIGNAL s1 : my_logic ; s1 <= 'Z' ; 子类型SUBTYPE的语句格式如下: SUBTYPE 子类型名 IS 基本数据类型 RANGE 约束范围; SUBTYPE digits IS INTEGER RANGE 0 to 9 ; m_state ;

PDF pdfFactory Pro

www.fineprint.cn

7.1.2 为什么要使用状态机
? 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。 ? 状态机的结构模式相对简单。 ? 状态机容易构成性能良好的同步时序逻辑模块。 ? 状态机的VHDL表述丰富多样。 ? 在高速运算和控制方面,状态机更有其巨大的优势。 ? 就可靠性而言,状态机的优势也是十分明显的。

PDF pdfFactory Pro

www.fineprint.cn

7.1.3 一般有限状态机的设计
ARCHITECTURE ...IS TYPE FSM_ST IS (s0,s1,s2,s3); SIGNAL current_state, next_state: FSM_ST; ...

1. 说明部分

2. 主控时序进程
FSM: PROCESS REG s _ m a c h in e PROCESS COM c o m b _ o u tp u ts

c u rre n t_ s ta te

c lk re s e t s ta te _ in p u ts

n e x t_ s ta te

图7-1 一般状态机结构框图工作示意图

PDF pdfFactory Pro

www.fineprint.cn

3. 主控组合进程

控组合进程的任务是根据外部输入的控制 信号(包括来自状态机外部的信号和来自状态 机内部其它非主控的组合或时序进程的信 号),或(和)当前状态的状态值确定下一状 态(next_state)的取向,即:next_state的 取值内容,以及确定对外输出或对内部其它组 合或时序进程输出控制信号的内容。
4. 辅助进程

PDF pdfFactory Pro

www.fineprint.cn

【例7-1】
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY s_machine IS PORT ( clk,reset : IN STD_LOGIC; state_inputs : IN STD_LOGIC_VECTOR (0 TO 1); comb_outputs : OUT INTEGER RANGE 0 TO 15 ); END s_machine; ARCHITECTURE behv OF s_machine IS TYPE FSM_ST IS (s0, s1, s2, s3); SIGNAL current_state, next_state: FSM_ST; BEGIN REG: PROCESS (reset,clk) BEGIN IF reset = '1' THEN current_state <= s0; ELSIF clk='1' AND clk'EVENT THEN current_state <= next_state; END IF; END PROCESS; 接下页 COM:PROCESS(current_state, state_Inputs )

PDF pdfFactory Pro

www.fineprint.cn

接上页 BEGIN CASE current_state IS WHEN s0 => comb_outputs<= 5; IF state_inputs = "00" THEN next_state<=s0; ELSE next_state<=s1; END IF; WHEN s1 => comb_outputs<= 8; IF state_inputs = "00" THEN next_state<=s1; ELSE next_state<=s2; END IF; WHEN s2 => comb_outputs<= 12; IF state_inputs = "11" THEN next_state <= s0; ELSE next_state <= s3; END IF; WHEN s3 => comb_outputs <= 14; IF state_inputs = "11" THEN next_state <= s3; ELSE next_state <= s0; END IF; END case; END PROCESS; END behv;
PDF pdfFactory Pro www.fineprint.cn

仿真波形

图7-2 例7-1状态机的工作时序图

PDF pdfFactory Pro

www.fineprint.cn

7.2 Moore型有限状态机的设计
7.2.1 三进程有限状态机
表7-1 AD574逻辑控制真值表(X表示任意)

CE 0 X 1 1 1 1 1

CS X 1 0 0 0 0 0

RC K12/8 X X X X 0 X 0 X 1 1 1 0 1 0

A0 X X 0 1 X 0 1

工作状态 禁止 禁止 启动12位转换 启动8位转换 12位并行输出有效 高8位并行输出有效 低4位加上尾随4个0有效

PDF pdfFactory Pro

www.fineprint.cn

图7-3 AD574工作时序

PDF pdfFactory Pro

www.fineprint.cn

图7-4 AD574工作时序

PDF pdfFactory Pro

www.fineprint.cn

图7-5 采样状态机结构

PDF pdfFactory Pro

www.fineprint.cn

【例7-2】
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AD574 IS PORT (D :IN STD_LOGIC_VECTOR(11 DOWNTO 0); CLK ,STATUS : IN STD_LOGIC;--状态机时钟CLK,AD574状态信号 STATUS LOCK0 : OUT STD_LOGIC; --内部锁存信号LOCK的测试信号 CS,A0,RC,K12X8 : OUT STD_LOGIC; --AD574控制信号 Q : OUT STD_LOGIC_VECTOR(11 DOWNTO 0)); --锁存数据输出 END AD574; ARCHITECTURE behav OF AD574 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL current_state, next_state: states :=st0 ; SIGNAL REGL : STD_LOGIC_VECTOR(11 DOWNTO 0); SIGNAL LOCK : STD_LOGIC; BEGIN K12X8 <= '1'; LOCK0 <= LOCK ; COM1: PROCESS(current_state,STATUS) --决定转换状态的进程 下页

PDF pdfFactory Pro

www.fineprint.cn

current_state IS st0 => next_state <= st1; st1 => next_state <= st2; st2 => IF (STATUS='1') THEN next_state <= st2; ELSE next_state <= st3; END IF ; WHEN st3=> next_state <= st4; WHEN st4=> next_state <= st0; WHEN OTHERS => next_state <= st0; END CASE ; END PROCESS COM1 ; COM2: PROCESS(current_state) --输出控制信号的进程 BEGIN CASE current_state IS WHEN st0=> CS<='1'; A0<='1';RC<='1';LOCK<='0'; -- 初始化 WHEN st1=> CS<='0'; A0<='0';RC<='0';LOCK<='0'; -- 启动12位转换 WHEN st2=> CS<='0'; A0<='0';RC<='0';LOCK<='0'; -- 等待转换 WHEN st3=> CS<='0'; A0<='0';RC<='1';LOCK<='0'; --12 位并行输出有 效 WHEN st4=> CS<='0'; A0<='0';RC<='1';LOCK<='1'; -- 锁存数据 WHEN OTHERS=>CS<='1'; A0<='1';RC<='1';LOCK<='0';-- 其它情况返回 初始态 接下页
PDF pdfFactory Pro www.fineprint.cn

BEGIN CASE WHEN WHEN WHEN

接上页 END CASE ; END PROCESS COM2 ; REG: PROCESS (CLK) -- 时序进程 BEGIN IF ( CLK'EVENT AND CLK='1') THEN current_state <= next_state; END IF; END PROCESS REG; LATCH1 : PROCESS (LOCK) -- 数据锁存器进程 BEGIN IF LOCK='1' AND LOCK'EVENT THEN REGL <= D ; END IF; END PROCESS ; Q <= REGL; END behav;

PDF pdfFactory Pro

www.fineprint.cn

图7-6 AD574采样状态机工作时序

PDF pdfFactory Pro

www.fineprint.cn

【例7-3】
COM: PROCESS(current_state,STATUS) BEGIN CASE current_state IS WHEN st0=> next_state <= st1; CS<='1'; A0<='1';RC<='1';LOCK<='0'; WHEN st1=> next_state <= st2; CS<='0'; A0<='0';RC<='0';LOCK<='0'; WHEN st2 => IF (STATUS='1') THEN next_state <= st2; ELSE next_state <= st3; END IF ; CS<='0'; A0<='0';RC<='0';LOCK<='0'; WHEN st3=> next_state <= st4; CS<='0'; A0<='0';RC<='1';LOCK<='0'; WHEN st4=> next_state <= st0; CS<='0'; A0<='0';RC<='1';LOCK<='1'; WHEN OTHERS => next_state <= st0; END CASE ; END PROCESS COM ;

PDF pdfFactory Pro

www.fineprint.cn

FPGA/CPLD
状态机FSM
PROCESS REG REG 时序进程 时序进程 current_state next_state PROCESS PROCESS COM COM 组合进程 组合进程 LOCK

PROCESS PROCESS LATCH LATCH 锁存器

CLK 模拟信号输入

AD574
CS A0 RC K12/8 STATUS D[11..0] Q[11..0] 采样数据输出

PDF pdfFactory Pro

www.fineprint.cn

状态机VHDL源程序
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AD574 IS PORT(D :IN STD_LOGIC_VECTOR(11 DOWNTO 0); CLK ,STATUS : IN STD_LOGIC; CS,A0,RC,K12X8 : OUT STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(11 DOWNTO 0)); END AD574; ARCHITECTURE behav OF AD574 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL current_state, next_state: states ; SIGNAL REGL :STD_LOGIC_VECTOR(11 DOWNTO 0); SIGNAL LOCK : STD_LOGIC; BEGIN COM: PROCESS(current_state,STATUS) BEGIN CASE current_state IS WHEN st0 => CS<='1'; A0<='0'; RC<='0'; LOCK<='0'; next_state <= st1; WHEN st1=> CS<='0'; A0<='0'; RC<='0'; LOCK<='0'; next_state <= st2; WHEN st2=> CS<='0'; A0<='0'; RC<='0'; LOCK<='0'; IF (STATUS='1') THEN next_state <= st2; ELSE next_state <= st3;

END IF ; WHEN st3=> CS<='0'; A0<='0'; RC<='1'; LOCK<='0'; next_state <= st4; WHEN st4=> CS<='0'; A0<=’1'; RC<='1'; LOCK<='1'; next_state <= st0; WHEN OTHERS => next_state <= st0; END CASE ; END PROCESS COM ; REG:PROCESS (CLK) BEGIN IF ( CLK'EVENT AND CLK='1') THEN current_state <= next_state; END IF; END PROCESS REG; LATCH: PROCESS (LOCK) BEGIN IF LOCK='1' AND LOCK'EVENT THEN REGL <= D ; END IF; END PROCESS ; Q <= REGL; K12X8 <= ‘1’ ; END behav;

PDF pdfFactory Pro

www.fineprint.cn

状态机RTL电路图
PDF pdfFactory Pro www.fineprint.cn

状态机工作时序图

状态2:等待
PDF pdfFactory Pro www.fineprint.cn

7.2.2 单进程Moore型有限状态机 【例7-4】
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MOORE1 IS PORT (DATAIN :IN STD_LOGIC_VECTOR(1 DOWNTO 0); CLK,RST : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END MOORE1; ARCHITECTURE behav OF MOORE1 IS TYPE ST_TYPE IS (ST0, ST1, ST2, ST3,ST4); SIGNAL C_ST : ST_TYPE ; BEGIN PROCESS(CLK,RST) BEGIN IF RST ='1' THEN C_ST <= ST0 ; Q<= "0000" ; ELSIF CLK'EVENT AND CLK='1' THEN 接下页
PDF pdfFactory Pro www.fineprint.cn

接上页 CASE C_ST IS WHEN ST0 => IF DATAIN ="10" THEN ELSE C_ST <= ST0 ; END IF; Q <= "1001" ; WHEN ST1 => IF DATAIN ="11" THEN ELSE C_ST <= ST1 ;END IF; Q <= "0101" ; WHEN ST2 => IF DATAIN ="01" THEN ELSE C_ST <= ST0 ;END IF; Q <= "1100" ; WHEN ST3 => IF DATAIN ="00" THEN ELSE C_ST <= ST2 ;END IF; Q <= "0010" ; WHEN ST4 => IF DATAIN ="11" THEN ELSE C_ST <= ST3 ;END IF; Q <= "1001" ; WHEN OTHERS => C_ST <= ST0; END CASE; END IF; END PROCESS; END behav;
PDF pdfFactory Pro www.fineprint.cn

C_ST <= ST1 ;

C_ST <= ST2 ;

C_ST <= ST3 ;

C_ST <= ST4 ;

C_ST <= ST0 ;

图7-7 例7-4状态机综合后的RTL电路模块图

PDF pdfFactory Pro

www.fineprint.cn

图7-8 例7-4单进程状态机工作时序

PDF pdfFactory Pro

www.fineprint.cn

图7-9 对应于例7-4的2进程状态机工作时序图

PDF pdfFactory Pro

www.fineprint.cn

7.3 Mealy型有限状态机的设计
【例7-5】
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MEALY1 IS PORT ( CLK ,DATAIN,RESET : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)); END MEALY1; ARCHITECTURE behav OF MEALY1 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL STX : states ; BEGIN COMREG : PROCESS(CLK,RESET) BEGIN --决定转换状态的进程 IF RESET ='1' THEN STX <= ST0; ELSIF CLK'EVENT AND CLK = '1' THEN

接下页
PDF pdfFactory Pro www.fineprint.cn

CASE STX IS WHEN st0 => IF DATAIN = '1' THEN STX <= st1; WHEN st1 => IF DATAIN = '0' THEN STX <= st2; WHEN st2 => IF DATAIN = '1' THEN STX <= st3; WHEN st3=> IF DATAIN = '0' THEN STX <= st4; WHEN st4=> IF DATAIN = '1' THEN STX <= st0; WHEN OTHERS => STX <= st0; END CASE ; END IF; END PROCESS COMREG ; COM1: PROCESS(STX,DATAIN) BEGIN --输出控制信号的进程 CASE STX IS WHEN st0 => IF DATAIN = '1' THEN Q <= "10000" ; ELSE Q<="01010" ; END IF ; WHEN st1 => IF DATAIN = '0' THEN Q <= "10111" ; ELSE Q<="10100" ; END IF ; WHEN st2 => IF DATAIN = '1' THEN Q <= "10101" ; ELSE Q<="10011" ; END IF ; WHEN st3=> IF DATAIN = '0' THEN Q <= "11011" ; ELSE Q<="01001" ; END IF ;
PDF pdfFactory Pro www.fineprint.cn

END END END END END

IF; IF; IF; IF; IF;

接上页 WHEN st4=> IF DATAIN = '1' THEN Q <= "11101" ; ELSE Q<="01101" ; END IF ; WHEN OTHERS => Q<="00000" ; END CASE ; END PROCESS COM1 ; END behav;

图7-10 例7-5状态机工作时序图

PDF pdfFactory Pro

www.fineprint.cn

【例7-6】
LIBRARY IEEE; --MEALY FSM USE IEEE.STD_LOGIC_1164.ALL; ENTITY MEALY2 IS PORT ( CLK ,DATAIN,RESET : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)); END MEALY2; ARCHITECTURE behav OF MEALY2 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL STX : states ; SIGNAL Q1 : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN COMREG : PROCESS(CLK,RESET) --决定转换状态的进程 BEGIN IF RESET ='1' THEN STX <= ST0; ELSIF CLK'EVENT AND CLK = '1' THEN CASE STX IS WHEN st0 => IF DATAIN = '1' THEN STX <= st1; END IF; WHEN st1 => IF DATAIN = '0' THEN STX <= st2; END IF; WHEN st2 => IF DATAIN = '1' THEN STX <= st3; END IF; WHEN st3=> IF DATAIN = '0' THEN STX <= st4; END IF; WHEN st4=> IF DATAIN = '1' THEN STX <= st0; END IF; WHEN OTHERS => STX <= st0; 接下页 END CASE ;
PDF pdfFactory Pro www.fineprint.cn

END IF; END PROCESS COMREG ; COM1: PROCESS(STX,DATAIN,CLK) --输出控制信号的进程 VARIABLE Q2 : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN CASE STX IS WHEN st0 => IF DATAIN = '1' THEN Q2 := "10000" ; ELSE Q2 := "01010" ; END IF ; WHEN st1 => IF DATAIN = '0' THEN Q2 := "10111" ; ELSE Q2:="10100" ; END IF ; WHEN st2 => IF DATAIN = '1' THEN Q2 := "10101" ; ELSE Q2:="10011" ; END IF ; WHEN st3=> IF DATAIN = '0' THEN Q2 := "11011" ; ELSE Q2:="01001" ; END IF ; WHEN st4=> IF DATAIN = '1' THEN Q2 := "11101" ; ELSE Q2:="01101" ; END IF ; WHEN OTHERS => Q2:="00000" ; END CASE ; 接下页
PDF pdfFactory Pro www.fineprint.cn

接上页 IF CLK'EVENT AND CLK = '1' THEN END PROCESS COM1 ; Q <= Q1 ; END behav; Q1<=Q2; END IF;

图7-11 例7-6状态机工作时序图

PDF pdfFactory Pro

www.fineprint.cn

7.4 状态编码
7.4.1 状态位直接输出型编码
表7-2 控制信号状态编码表
状 态 编 码 状态 CS A0 R C 1 0 0 1 1 LOCK B 功 能 说 明

ST0 ST1 ST2 ST3 ST4

1 0 0 0 0

1 0 0 0 0

0 0 0 0 1

0 0 1 0 0

初始态。 启动转换,若测得 STATUS=0 时,转下一状态 ST2。 若测得 STATUS=0 时,转下一状态 ST3。 输出转换好的数据。 利用 LOCK 的上升沿将转换好的数据锁存。

每一位的编码值都赋予了实际的控制功能,即: CS = current_state(4) ; A0 = current_state(3) ; RC = current_state(2) ; LOCK = current_state(1) 。

PDF pdfFactory Pro

www.fineprint.cn

【例7-7】
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AD574A IS PORT ( D : IN STD_LOGIC_VECTOR(11 DOWNTO 0); CLK ,STATUS : IN STD_LOGIC; OUT4 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(11 DOWNTO 0) ); END AD574A; ARCHITECTURE behav OF AD574A IS SIGNAL current_state,next_state:STD_LOGIC_VECTOR(4 DOWNTO 0 ); CONSTANT st0 : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11100" ; CONSTANT st1 : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00001" ; CONSTANT st2 : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00000" ; CONSTANT st3 : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00100" ; CONSTANT st4 : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00110" ; SIGNAL REGL : STD_LOGIC_VECTOR(11 DOWNTO 0); SIGNAL LK : STD_LOGIC; BEGIN COM1: PROCESS(current_state,STATUS) --决定转换状态的进程 接下页
PDF pdfFactory Pro www.fineprint.cn

BEGIN CASE current_state IS WHEN st0 => next_state <= st1; WHEN st1 => next_state <= st2; WHEN st2 => IF (STATUS='1') THEN next_state <= st2; ELSE next_state <= st3; END IF ; WHEN st3=> next_state <= st4; WHEN st4=> next_state <= st0; WHEN OTHERS => next_state <= st0; END CASE ; OUT4 <= current_state(4 DOWNTO 1); END PROCESS COM1 ; REG: PROCESS (CLK) -- 时序进程 BEGIN IF ( CLK'EVENT AND CLK='1') THEN current_state <= next_state; END IF; END PROCESS REG; LK <= current_state(1) ; LATCH1 : PROCESS ( LK ) -- 数据锁存器进程 BEGIN IF LK='1' AND LK'EVENT THEN 接下页 REGL <= D ;
PDF pdfFactory Pro www.fineprint.cn

接上页 END IF; END PROCESS ; Q <= REGL; END behav;

图7-12 例7-7状态机工作时序图

PDF pdfFactory Pro

www.fineprint.cn

7.4.2 顺序编码
状 态 STATE0 STATE1 STATE2 STATE3 STATE4 STATE5 顺序编码 000 001 010 011 100 101 一位热码编码 100000 010000 001000 000100 000010 000001

【例7-8】

表7-3

编码方式 DOWNTO 0 ); ; ; ; ;

... SIGNAL CRURRENT_STATE,NEXT_STATE: STD_LOGIC_VECTOR(2 CONSTANT ST0 : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000" CONSTANT ST1 : STD_LOGIC_VECTOR(2 DOWNTO 0) := "001" CONSTANT ST2 : STD_LOGIC_VECTOR(2 DOWNTO 0) := "010" CONSTANT ST3 : STD_LOGIC_VECTOR(2 DOWNTO 0) := "011" CONSTANT ST4 : STD_LOGIC_VECTOR(2 DOWNTO 0) := "100" ;

PDF pdfFactory Pro

www.fineprint.cn

7.4.3 一位热码编码(One-hot encoding)

图7-13

一位热码编码方式选择窗

PDF pdfFactory Pro

www.fineprint.cn

7.5 状态机剩余状态处理
表7-4
状 态 st0 st1 st2 st3 st4 st_ilg1 st_ilg2 st_ilg3

剩余状态
顺序编码 000 001 010 011 100 101 110 111

PDF pdfFactory Pro

www.fineprint.cn

【例7-9】
... TYPE states IS (st0, st1,st2,st3,st4,st_ilg1,st_ilg2,st_ilg3); SIGNAL current_state, next_state: states; ... COM:PROCESS(current_state, state_Inputs) -- 组合逻辑进程 BEGIN CASE current_state IS -- 确定当前状态的状态值 ... WHEN OTHERS => next_state <= st0; END case;

【例7-10】
... alarm <= (st0 AND (st1 OR st2 OR st3 OR st4 OR st5)) OR (st1 AND (st0 OR st2 OR st3 OR st4 OR st5)) OR (st2 AND (st0 OR st1 OR st3 OR st4 OR st5)) OR (st3 AND (st0 OR st1 OR st2 OR st4 OR st5)) OR (st4 AND (st0 OR st1 OR st2 OR st3 OR st5)) OR (st5 AND (st0 OR st1 OR st2 OR st3 OR st4)) ;

PDF pdfFactory Pro

www.fineprint.cn


相关文章:
10 VHDL有限状态机设计_图文.ppt
10 VHDL有限状态机设计 - EDA技术 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 状态机的一般分类及结构 ? 状态机分类 ? ? ? ? 从状态机的信号....
第10章 VHDL有限状态机设计.ppt
状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.2 状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.3 状态机设计初始约束与表述 (1)打开“状态机...
6VHDL状态机设计.pdf
6VHDL状态机设计_计算机软件及应用_IT/计算机_专业资料。CPLD主要内容 6 VHDL 状态机设计 ? 基本概念 ? 状态转移图 ? 状态机编码 ? 一般有限状态机的设计 ? ...
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - 第7章 VHDL有限状态机设计 2 2014
基于VHDL的有限状态机设计_图文.pdf
基于VHDL有限状态机设计 - 第 卷第 期 !?# 北 京 工 业 大 学 !? # 学 报 ! ? 年 月 基于 的有限状 态机 设计 宋泽明 , ...
状态机及其VHDL设计.doc
状态机及其VHDL设计 - 同步状态机的原理、结构和设计同步状态机的原理、结构和设计... 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State ...
EDA 第8讲 VHDL有限状态机设计_图文.ppt
EDA 第8讲 VHDL有限状态机设计 - 第8讲 VHDL有限状态机设计 FS
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 有限状态机及其设计技术是实用数字系统设计中的重 要组成部分,是实现高效率高可靠性逻辑...
第十章 VHDL有限状态机设计_图文.ppt
第十章 VHDL有限状态机设计 - 第十章 VHDL有限状态机设计 10.1 V
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1.1 为什么要使用状态机 (1)高效的顺序控制模型。 ...
第10章 VHDL有限状态机设计_图文.ppt
第10章 VHDL有限状态机设计 - 《EDA技术实用教程VHDL潘松(第五版)》课件(共14章)... 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1.1 状态机...
第7章 VHDL有限状态机设计N_图文.ppt
第7章 VHDL有限状态机设计N - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
EDA 第7章 VHDL有限状态机设计_图文.ppt
EDA 第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 1 有限状态机的基本概念 某学生在学校的学习生活可以简单地概括为宿舍、 教室、...
VHDL状态机_图文.ppt
VHDL状态机 - VHDL状态机 1 2 3 4 5 6 Moore型有限状态机的结构图 7 8 Mealy型有限状态机的结构图 9 10 11 ...
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - 潘松 东南大学 EDA第四版经典课件,帮你学
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
ch7-有限状态机设计_图文.ppt
ch7-有限状态机设计 - 第7章 有限状态机设计 7.1: 7.1:一般有限状
(潘松第五版)第10章 VHDL有限状态机设计_图文.pdf
(潘松第五版)第10章 VHDL有限状态机设计_工学_高等教育_教育专区。第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1.1 状态机的特点与优势 (1)...
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 7.1 VHDL状态机的一般形式 7.1.1 为什么要使用状态机 (1)高效的顺序控制模型。 (...
EDA重点_状态机设计_图文.ppt
EDA重点_状态机设计 - EDA EDA技术实用教程 第8章 有限状态机设计 EDA 8.1 一般有限状态机的设计 8.1.1 用户自定义数据类型定义语句 TYPE语句用法如下: ...
更多相关标签: