当前位置:首页 >> >>

有限状态机的VHDL设计方法研究


维普资讯 http://www.cqvip.com 第 2 第 3期  2卷 V 12   .  0 . 2 No 3 荆 门职 业技术 学院学报  J un lo ig nT c nc   olg  o r a f n me   e h ia C l e J l e 20 07年 3月   Ma" 0 7 t2 0   . 有限状态机 的 V D H L设计方法研究  元 泽 怀  ( 肇庆学 院 电子信息工程系 , 东 肇庆 广 [ 摘 566 ) 201  要 ] 有 限状态机及 其设 计技 术是 实用数字 系统设计 中的重要组 成部分 , 实现高效率 、   是 高可靠性逻辑控制  的重要 途径。V D H L是 一种 面向设计 、 多层 次的标准化硬件描述语 言, H L为设计者提供 了一种 全新的数字 系统 的设  V D 计途径。通过对基 于 V D H L的有 限状 态机设计方 法进行研究分析 , 以及利 用综合 器 Sn lyPo对 V L的源设计程序  ypi  r f HD 进 行硬件综合设计, 可以生成 R L图和 门级 结构 T cnlg T eh o y图。结合 内存控 制器的 V D o H L设计 实例 , 总结 了有限状态机  V D H L设 计 的 一般 过程 。   [ 关键词 ] 有 限状态机 ; H L 状 态转换 ;   VD; 综合  [ 中图分类号 ] T 3 [ P9 文献标识码 ] A [ 文章编号 ] 10 — 6 7 2 0 ) 3— 0 2— 5   0 8 4 5 (07 0 0 3 0  O 引 言    有限状态机 F M 简称状态机 ) S( 及其设计技术是实用数字系统设计 中的重要组成部分, 是实现高效  率高可靠性逻辑控制的重要途径 。大部分数字系统都可以划分为控制单元和数据单元两个组成部分 ,   通常控制单元的主体是一个状态机 , 它接受外部信号以及数据单元产生 的状态信息 , 产生控制信号序  列。尽管一个控制功能可以用 C U实现 , P 但实践证明, 状态机在运行速度 、 执行时间的确定性和可靠性  方面都优于 C U P 。原因如下 :   () 1 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态机的工作方式是根据控  制信号按照预先设定 的状态进行顺序运行的, 状态机是纯硬件数字系统中的顺序控制电路, 因此状态机  在其运行方式上类似于控制灵活和方便的 C U 而在运行速度和工作可靠性方面优于 C U   P, P。 () 2 状态机容易构成性能良好 的同步时序逻辑模块 , 这对于对付大规模逻辑 电路设计 中令人深感  棘手的竞争 冒险现象无疑是一个上佳的选择。为了消除电路 中的毛刺现象 , 在状态机设计中有多种设  计 方案 可供选 择 。   () 3 在高速运算和控制方面 , 状态机更加有其巨大的优势。就运行速度而言 , 尽管 C U和状态机都  P 是按照时钟节拍以顺序时序方式工作的 , C U是按照指令周期 , 但 P 以逐条执行指令 的方式运行的, 一个  含 有运算 和 控制 的完 整设计 程序 往往 需要成 百 上千 条指 令 。相 比之 下 , 状态 机 状态 变 换 周期 只 有一 个  时钟周期 。所 以, 一般由状态机构成的硬件系统 比 C U所能完成 同样功能的软件系统的工作速度要高  P 出三至 四个数 量级 。   () 4 就可靠性而言 , 状态机 的优势也是十分 明显的。C U本身 的

相关文章:
有限状态机的VHDL设计方法研究_论文.pdf
有限状态机的VHDL设计方法研究 - 有限状态机及其设计技术是实用数字系统设计中
VHDL中的有限状态机教学方法研究_论文.pdf
VHDL中的有限状态机教学方法研究 - 第3 8卷第 6期 201 6年1 2月
VHDL状态机的设计.doc
VHDL状态机的设计 - 状态机电路设计 状态机(STATE MACHINE)可以说是一个广义时序电路,触发器, 计数器,移位寄存器都算是它的特殊功能的一种.在电子设计自动化 ...
状态机及其VHDL设计.doc
状态机及其VHDL设计 - 同步状态机的原理、结构和设计同步状态机的原理、结构和设计... 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State ...
第10章 VHDL有限状态机设计.ppt
状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.2 状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.3 状态机设计初始约束与表述 (1)打开“状态机...
10 VHDL有限状态机设计_图文.ppt
10 VHDL有限状态机设计 - EDA技术 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 状态机的一般分类及结构 ? 状态机分类 ? ? ? ? 从状态机的信号....
Moore 型有限状态机的VHDL 设计与资源利用研究.pdf
Moore 型有限状态机的VHDL 设计与资源利用研究 - 第 22 卷 1 期
有限状态机的VHDL设计.pdf
有限状态机的VHDL设计 - 第 24 卷第 2 期 No.2 Vol.24 文
有限状态机的VHDL设计及优化.pdf
有限状态机的VHDL设计及优化 - 第 28 卷第 1 期 2004 年 1 月
基于VHDL语言的有限状态机设计方法.pdf
基于VHDL语言的有限状态机设计方法 - 计算机技术与应用进展 .04-02 基于V D 语言的有限状态机设计方法’ HL 朱维勇 傅桂生 合肥工业大学电气与自 动化学院 2....
有限状态机的VHDL设计.pdf
有限状态机的VHDL设计 - 第 24 卷第 2 期 Vol.24 No.2 文
第7章 VHDL有限状态机设计N_图文.ppt
第7章 VHDL有限状态机设计N - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
第10章 VHDL有限状态机设计_图文.ppt
第10章 VHDL有限状态机设计 - 《EDA技术实用教程VHDL潘松(第五版)》课件(共14章)... 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1.1 状态机...
EDA 第7章 VHDL有限状态机设计_图文.ppt
EDA 第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 1 有限状态机的基本概念 某学生在学校的学习生活可以简单地概括为宿舍、 教室、...
论文-用VHDL设计有限状态机的方法.pdf
论文-用VHDL设计有限状态机的方法 - 计算机应用 用 #$%& 设计有限状态机的方法 湖南衡阳南华大学电气工程学院 ! )&%##% 单长虹摘要 ! 以...
基于VHDL有限状态机控制器的设计方法.pdf
基于VHDL有限状态机控制器的设计方法 - 控制系统 文章编号 :1008-05
状态机及其VHDL设计.doc
状态机及其VHDL设计 - 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State Machine,简称 FSM)是一类很重要的时序电路, 是许多数字...
VHDL状态机_图文.ppt
VHDL状态机 - VHDL状态机 1 2 3 4 5 6 Moore型有限状态机的结构图 7 8 Mealy型有限状态机的结构图 9 10 11 ...
基于VHDL的有限状态机设计_图文.pdf
基于VHDL的有限状态机设计 - 第 卷第 期 !?# 北 京 工 业 大 学 !? # 学 报 ! ? 年 月 基于 的有限状 态机 设计 宋泽明 , ...
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
更多相关标签: