当前位置:首页 >> 信息与通信 >>

基于VHDL的有限状态机设计


维普资讯 http://www.cqvip.com

第3 0卷

第 4期 







工  学





报 

Vo . 0 No 4 I3   . 
De . 2 7 c 00  

20 0 7年 1 2月 

J RNAL O   EAS   C N   I TI OU   F T HI A NS TUT E  OF TECH NOLOGY   

基于 V D H L的有 限 状态 机 设 计 
张  武 
( 安徽农业大学信息与计算机学院 , 安徽 合肥 203   3 06)



要 : H L是 E A的关键技 术之一 。有限状 态机是 实现 高效率高可靠逻辑控制的重要 途径。本文通过使 用 VH L硬  VD D D

件 描 述 语 言 和 复 杂 可编 程 逻 辑 器件 E 1 3 c 4 P c T 14设 计 模 4可 逆 计 数 器 电路 的 过 程 , 细介 绍 了硬 件 描 述 语 言 ( HD ) 详 V L 和  MA   pul X ls I集成 开发 软 件 在现 代 数 字 电子 设 计 中的 应 用 , 述 了有 限状 态机 的 特 点 , 阐 以及 基 于 V D H L的 有 限 状 态机 设 计 

的方法和过程 , 并对设计过程 中容 易出现 的问题进行 了讨论。基于有限状 态机 的计 数器有效 消除了计 数器 中经常 出现 的 
时 序 毛 刺现 象 , 模 4可 逆 计数 器在 可编 程 逻 辑 器 件 E 1 3 C 4 该 P C T 14上 实现 。   关 键词 :D VH L; 限 状 态机 ; X-puI E A: D 有 MA 4 ls   - I 中 图分 类号 :P 3 .  T 3 12 文 献 标 识 码 :  A 文 章 编 号 :00— 2 1 20 )4— 3 6—0  10 2 5 (0 7 0 0 6 4

随 着 电子 技 术 的发 展 , D Eet ncD s n E A( l r i ei   co   g A tm t n 技 术 已成 为 电子系 统设 计 的基 本手 段 , uo a o ) i   也 是对从 事 电子 系 统 开 发人 员 的基 本 要 求 。而 硬  件 描 述 语 言 V L( V r H g  p e  nert   HD ( ey i S ed It ae   h g d
Crut H rw r  ec pi   ag ae 已成为 E A i i ad aeD sr t nL n u g ) c ) i o D  

( o oD w ) TpT  o n 的设计 方 法克 服 了传统 电子 系统设  计 的低效 、 可靠 性 、 低 成本 高 昂的 弊端 , 使得 系统设 
计 的早 期就 能查 验其 功能 可行 性 , 时对 系统 进行  随

仿真模 拟 ( 松 等 ,0 2 。采用 V D 潘 20 ) H L进行 电子 系  统 的设 计 , 计者 可 以不 懂 硬 件 的具 体 结 构 , 不  设 也
必 了解 最终设 计 实现 的 目标 器 件 是什 么 , 就可 进 行 
独 立 的设计 。  

技 术 的重要组 成部分 , 为 电子 工程 领域 里 事实 上  成 的通用硬 件 描 述语 言 , 是 E A 技 术 研 究 的 重 点  也 D 之 一 。本 文在 M X+PuI 开发 环境 下 , A ls I 以模 4可  逆 计数器 为例 , 重点 介绍基 于 V D H L语言 的有 限状 
态 机 的设 计 和应 用 。  

2 MA 4 ls 软 件 简 介    X-PuI - I
MA PuI是 美 国 At a 司提供 的 F G / X+ ls I lr 公 e P A 
CL P D开发 集 成 环 境 , 全 称 为 Mut l A ryMa  其 lpe r   — i   a
txa d Porm a l L gcU e yt 。它 具 有  r   n  rga m be oi srSs ms i     e

l 硬件描述语言 V D   H L
硬件 描 述 语 言 V L是 E A 的 关 键 技 术 之  HD D


原 理 图输 入 和 文 本 输 入 两 种 输 入 手段 。利用 该 工  具所 配 置 的编 辑 、 译 、 真 、 合 、 片 编程 等功  编 仿 综 芯



V D H L是作 为 电 子设 计 主 流 硬 件 的描 述 语 言 ,  

在 电子设 计 自动化 中扮演 着重 要 的角 色 , 为数 字  成 系 统设计 领 域 最 佳 的硬 件 描 述 语 言 , 是 E A 技  它 D 术研 究 的 重 点 之 一 ( 松 等 , 0 2 汉 泽 西 等 , 潘 20 ;  
2 0 )  04 。

能, 将设 计 电路 图或 电路描述 程 序 变成 基本 的逻辑 
单元 写入 到可 编程 的芯 片 中( F G 如 P A芯 片 ) 制 成  , A I 片 ( 泽 西等 ,0 4 。M X+PuI 界 面友  SC芯 汉 20 ) A lsI 好 , 用 便 捷 , 誉 为 业 界 最 易 用 易 学 的 E A 软  使 被 D
件。  

V D H L具 有 与具 体硬 件 电路 无 关 和 与设 计 平  台无 关 的特 性 , 且具 有 良好 的 电路 行 为描 述 和 系  并 统描述的能力 , 能从多个层次对数字系统进行建模  和描 述 , 化 硬件 设 计 任 务 , 高 了设 计 效 率 和可  简 提 靠性 。V D H L支 持 自顶 向下 、 自底 向上 或 混 合方 法 
的多种 设 计 模 式 , 良好 的适 用 性 。而 自顶 向下  有
收稿 日期 : 0 -  2 2 6 71  0 0 作者简介 : 张 武( 9 6 , , 士, 16 一) 男 硕 高级 工程师 , 研究 方 向为 E A技  D

3 MA 4 ls 环 境 下有 限状 态 机 的设 计    X-PuI - I
数字电路系统的传统设计方法是先绘 出系统  的状 态 图 , 出状 态 表 , 合并 状 态 表 中等 价状 态  列 再
项 , 后根 据 状 态 表求 出次 态 方 程 和输 出方 程 , 然 画  出设 计原 理 图 。利 用 V D H L设 计 状态 机 , 必 进行  不 繁杂 的状 态 分配 、 态表 绘 制 和 化简 , 不必 画 电  状 也 路 原理 图和 进 行 硬 件 逻 辑 功 能 测 试 , 些 由 E A 这 D 
工 具完 成 。  

术、 计算机控制技术。  

维普资讯 http://www.cqvip.com

第 4期 

张武 : 于 V D 基 H L的 有 限 状 态 机设 计  

有 限状态机 F M( ii  t eMahn ) 其 设  S Fnt Sa   cie 及 e t

移 图。输 入 信 号 为加/ 控 制 信 号 x、 减 时钟 脉 冲信  号 C K; 出信 号 为 借 位 输 出 z和 计 数 输 出 信 号  L 输 ( QQ ) 设   。 。当外部 输入 X= 0时 , 在时钟 脉 冲作用 
下 实现 加法 计数 的功 能 ; X=1时 , 现减 法计 数  当 实
的功能 ( 庞学 民 ,0 5 。 2 0 ) 

计技 术在 数字 系统 设 计 中是 实 现 高 效 率 高 可靠 性  逻辑 控制 的重 要 途 径 。有 限 状 态 机 的 工 作 方 式 是 
根据 控制 信号按 照 预先设 定 的状 态 进行 顺 序 运行 ,   在运 行方 式上类 似 于控制 灵 活和 方便 的 C U, 在  P 而 运行速 度 和工 作 可 靠 性 方 面 都 优 于 C U。有 限 状  P 态机 克服 了纯 硬 件 数 字 系 统顺 序 控 制 方式 控 制 不  灵活 的缺 点 , 且 其 结 构 模 式 相 对 简 单 ,V L表  而 HD

图 2是 状 态 机 结 构 工 作 示 意 图 , 中 Poes 图 r s c   R G是 以 e E l 敏 感 信 号 的 主控 时序 进 程 。主 控  k为 时 序进 程是 负 责 状 态 机运 转 和 在 时钟 驱 动下 负 责  状 态转换 的进程 。 当时钟 的有 效 跳变 到来 时 , 时序 

述丰 富多样 、 序层 次分 明 , 构 清 晰 , 综 合 器 对  程 结 其 状态机 具有 强大 的优 化功 能 ( 松等 ,02 。有 限  潘 20 )
状态机 容 易构成 性能 良好 的时序 逻辑 模 块 , 较 好  能

进 程 只是 将 代 表 次态 的信 号 ( ets t) nx—te 中的 内容  a 送 人现 态 信 号 (urn—te 中 , 次态 信 号 nx— cr ts t) 而 e a et 
st 中 的 内容 由其 它 进 程 的 运 行 结 果 决 定。 te a  

地解 决 竞 争 冒险现 象 , 可 靠 性 而 言 , 限 状 态 机  就 有
的优 势非 常 明显 。在 一些 实 用逻 辑 系统 中 , 许 多  有 利用有 限 状态机 的设 计方 案来 描述 和实 现 。  

Poes O r s C M进程为主控组合进程。它通过现态信  c  
号 c r n— t e中 的状 态值 , ur ts t e a 进入 相应 的状 态 , 根  并

下面通 过一 个 同步 模 4的可 逆 计 数 器 设 计来 
说 明基 于 V D H L硬 件 描 述 语 言设 计 有 限 状态 机 的 

据 外部 控制 信号 ( 确定 下 一 状 态 的走 向 , 向次  x) 即
态信 号 n x s t et t e中赋 人 相 应 的状 态 值 , —a 同时 确 定 

方法及 过程 , 介绍 有 限状态 机 在数 字 电路 设 计 中的 
应用 。   ‘  

输 出信 号 ( ) z 的值 。PoesL T H 进程 为锁 存 器  rcs A C  
进程 , 在时钟 c 它 l 效 跳 变 到 来 时 被 启 动 , 将  k有 并

3 1 系统分 析  .

Poes O 进 程 产 生 的 次 态 信 号 锁 存 到 寄存 器  rcs C M  
中, 使计 数器 有稳 定 的输 出 Q[ , ]  10 。

如 图 1 示 是 同步 模 4可 逆 计  器 的状 态 迁  所

④ 

图 1 状 态 迁 移 图 
Fg.   St t   r n f r i 1 ae t se  a

X  
f  
c  I K l  
Prc e
ss

l  
Jue_a    rnst C rtt e
眦G R   E

J ’ 。      
ss  

l   ,  

N x sa   eL te t



P cs re   os
LT H AC 

I  
—  

ICOM   

l  
1  

t t    
图 2 状 态 机 结 构 工作 示 意 图 
Fg.  F i 2 SM r me fa  

维普资讯 http://www.cqvip.com















报 

2H O7年  0

3 2 程序 设计  .

R G : rcs(l ) E Poes c —— 主控 时序进 程  k
Be i  gn

本 例 计 数 器 共 有 四个 状 态 , 别 为 S 0 S 1  分 T ,T , S 2和 S 3 T T 。在一些 状态 机 的设 计 过程 中输 出波形  经常会 出现 毛刺 现象 , 以本 程 序采 用状 态 码 直接  所

I  l fck=1 n   l i e tTh n  a d c k ̄ n  e   v
tt xt t t   c r ent s a e < = ne  s a e: ur
_

输 出型状态 机 , 即直接将 四个 状 态用 具体 的二 进 制 
数 定义 :T S 0:“ 0 ,T 0 ” S 1=“ 1 ,T 0 ” S 2=“ 0 ,T   1 ” S 3= “1 , 1 ” 这种 方法 可 以防止输 出出现 毛刺 。该 电路 采 

En  f  d I; En   o e s; d Prc s  

Cm : rcs(u ets t) — 主控 组 合 进  o Poes cr n—te — a 程 , 定转 换状 态和输 出信 号  决
Be i  gn

用 了单进 程方 式 , 可设 计成 双进 程 。由于 是 同步  也
计 数器 , 以采 用 了 ite 所 f hn语 句 和 c - l k=1 a dck   n  l   ee t 句 以便在 时钟 的上 升 沿 能检 测 到信 号 的输  vn 语 入, 也可 以采用 r i —d e c ) in e g ( l 函数检 测 时 钟上 升  sg k 沿 ( 新 宇 ,0 4 罗朝霞 ,0 5 。 由于是 直 接输 出  井 20 ; 20 ) 型状 态机 , 采 用 了 cs- h n顺 序语 句 。在 程 序  故 aew e 设计 及编译 过程 中须 注意 的事项 :  

Ca e c re t sa e i  s  u n tt s
— —

Wh nS 0: >I( e  T f x:0, hn nx—tt : )T e  et s e<   a
S T1: Z< =0, .  
Ele n x sae < : S 3; s   e t tt T Z< : 1  


En   f  d I;

() 1 要保 证 文 件名 和 设 计 实体 名 同名 , 则 编  否
译时 出错 ;   ( ) r es 2 Po s 进程 中可 用敏 感信 号表 里 的 c c l k信  号激 活 , 可用 w iu t 语 句激 活 ; 也 a  ni t l  

Wh nS 1: >I( e  T f x:0 T e  et s t =   hn nx— t e<   a
S T2; Z< : 0   T0; Z< = 0   Ele ne t sa e< = S s   x tt


En   f  dI;

( ) X +puI 件 支 持 V D 8 3 MA ls I软 H L7版 和 9  3
两个 版 本 , 编译 前 须 指定 版 本 , 在 以保 证 所 编 写 的  V D H L源程 序 的格 式 和语 句 与所指 定 的版本一 致 。  
源程序 如下 :  
LbayI i r r  EEE;  
1 Us   EEE. t l gc 1 6 al  eI sd o i   4. l;
— 一

Wh nS 2: >I( e T f x:0, h n nx— t e< = )T e   ets t a  
S 3; T z< = 0. ,  
Ele n x sa e< = S s   e t tt T1;  


End I ;   f 

WhnS 3= >I( e T f x:0 )T e   ets t = , h n nx— t e<   a
S T0; Z< = 0   Ele n x sa e< : S s   e t tt T2; Z< : 0  


Eniy s cut  —— 计数 器实 体  t   t one i rs
_

Pr c , ot l x:I t—oi; (k ns lg   d c
Z :o tsd l gc; u t o i  


En  f  d I;
W h n Ot es= > n x sae < = S 0 : e  h r e t tt T  

Q : u  d lg — et (  o no ) ; ot t_oi V co 1 w t 0 )  s c r d  
End En i     tys t
_

En   s   d Ca e; En   o e s  d Prc s ;

c ount r; e  

Ar h tcur  e a   fs cu t   ——计 数 器结  c i t e b h v o   on r s e ei
_

L t : rcs( l)—— 锁存 器进程  a h Poes ck c
Be i  gn

构体  
S g a  u r n s a e , xt sae: t l gc i n lc re t t t ne tt sd o i
— — — —

I  l fck= 1 n   l v n  e    a d c k ̄ e tTh n
v t   ec or

( o no )—— 状 态信 号  1dw t0 ;  
Co sa tS n tn   T0: t lgc sd o i



Q<=nx—t e  ets t : a
En  f  d I; En   o e s; d Pr c s  

vco(  o no0 :   et 1dw t ) = r  
vc r 1dw t 0 :   et (  o no ) = o  

“ 0”; 0  

Co sa tS n t n  T1: t l gc sd o i
— —

En   c t cu e b ha   d Ar hi t r   e v; e

“ ”: 01  

3 3 电路仿 真  . 
— —

Co sa tS n t n  T2: t lg c sd o i
“1 0”:  

vc r 1dw t 0 :: et (  o n   )   o o

在 MA X+puI软 件 中将 上 述 V D ls I H L文 本 程  序保 存 为工程 , 工程 文件 经编 译 成功 后 即可 进行 电 

Co sa tS n t n  T3: t lg c sd o i
— —

vc r 1d w t 0 :   et (  o no ) : o  
. 

路仿真。仿真波形如图3所示 , 从波形结果可以看 
出 , H L程 序 设 计 完 全 正 确 , 合 要 求 。仿 真 正  V D 符
确后 , MA 在 X+puI 环 境 下 , ls I 只需 一 根 下 载 编 程 

“1 1”:   Be i  gn

维普资讯 http://www.cqvip.com

第 4期 

张 武 : 于 V L的 有 限 状 态 机 设 计  基 HD

39 6 

电缆 , 过 P 通 C机 的 并 行 口连 接 到 目标 板 的 JA   TG

的 出现 从根 本上 改变 了电子线 路 设计 的模 式 , 电  使
路 设计 由硬 件设 计变 为软 件设 计 , 样提 高 了设 计  这

口, 将下 载 信 息 下 载 ( 置 ) 目标 器 件 中 ( 原 , 配 到 张  
2 0 )  03 。

的灵活 性 , 低 了电 路 的 复 杂程 度 , 于 修 改 。本  降 便
文 设计 的 模 4可 逆 计 数 器 在 实 验 室 利 用 E A工  D 具, V D 用 H L设计 了符 合 要 求 的 电路 , 不仅 通 过 软  件 仿 真 , 且 进行 了 目标 器 件 的 配 置 , 而 完成 了硬 件 
测试 。  

4 结 论   
基于 V D H L语 言 的数字 电路 的设 计 过程 , 以  是 软 件设计 为 基 础 , 件 配 置 相 结 合 的过 程 。V L 硬 HD  

图 3 仿 真 波 形 
Fg.   Si ua in wa e i 3 m lt   v   o

罗朝霞.0 5 基于 C L 20 . P D的序列信号检测器设 计与实现 [ ] J .现代 

参 考 文 献 
汉泽 西, 20 . D 等.0 4 E A技术及其应 用[ .北京 : M] 北京航 空航 天大 
学 出版 社 .  

电子 技 术 ,0 ( 1 :9 5. 2 2 1 )5 43  

潘松 , 黄继业-O 2 D 2 O ?E A技术实用教程[ ?北京 : M] 科学出版社?  
庞 学 民 ?0 5 数 字 电子 技 术 [ ?北 京 : 20 . M] 清华 大 学 出版 社 ?  

井新 宇.04 基于 vH L设 计有 限状态机 F M 的方法 [] 20. D s J 、信息技 
术 与 自动 化 ,4 :93 . ( ) 2 —0  

张原?O 3 可编程逻辑器件设计及应用 [ ?北京 : 2O ? M] 机械工业 出版 
社 

Th   sg   f Fi ie S a e M a h n   s d o   e De i n o   n t   t t   c i e Ba e   n VHDL 

ZHANG  U W  

( o eeo  fr t nadC m u r ce c ,A h i g c l r   nvri ,H fi A  3 0 6 C ia  C l g f n ma o n   o p t   i e n u A r ut a U iesy e , H 2 0 3 , hn ) l Io i eS n   i u l t e

Abtat V D ( V r H g p e  tga dLrut ad aeD sr t nL nu g )i o eo tekyt h  s c : H L ( ey i sedI ert   i i r   h n e c )H rw r ec pi   a g ae s n  fh  e  c —   i o     e nq e f D Eet ncD s nA t t n .F M ( ii   t eM c ie sas nf a t a   c i ete i s   A( lc o i ei   uo i ) S u oE r   g ma o Fnt S t ahn )i  i icn w yt ahe     e a    g i   o v h
l gc lc n rlwi   ih efce c  a d r l b l y. Th   r c s  f mo u o4 f r r — c wa d c u tr ba e   n o i a  o to  t h g   fii n y n   e i ii h a t e p o e s o   d l -  o wa d ba k r   o n e   s d o   VHDL  n   a d CPL EP1    4   r  tt d,Th   p lc to   fVHDL a d M AX +p u l n t   o r   i i ls s  D    TC1 4 a e sae C3   e a p ia in o   n   l s Ii hem de n d gt   y — a tr  e i n i n r du e  n d ti. T e meh d   n   r c du e   ft e FS   e i n ba e   n VH DL a e p e e t d e d sg  S ito c d i  e al h   t o s a d p o e r so  h   M d sg   s d o   n   r  r s n e   i  h sp p r T   r b e  n t e d sg   r   lo d sc s e n t i  a e . he p o l ms i h   e i n a e as   is u s d. Th   d l - o wa d— a k r   o trb s d o   e mo u o4 f r r b c wad c une   a e   n FS efc iey ei n ts t   u ro  u s  n c u t r a d i  a i td o   M  fe t l  lmi a e he b r  fp le i   o n e . n  S v l v dae   n EP1 C3TC1 4. 4  

Ke   o ds:EDA; yW r VHDL; M ; FS MAX +p u l  l sI


相关文章:
基于VHDL的有限状态机设计_图文.pdf
基于VHDL的有限状态机设计 - 第 卷第 期 !?# 北 京 工 业 大 学
VHDL状态机的设计.doc
VHDL状态机的设计 - 状态机电路设计 状态机(STATE MACHINE)可以说是一个广义时序电路,触发器, 计数器,移位寄存器都算是它的特殊功能的一种.在电子设计自动化 ...
6VHDL状态机设计.pdf
?状态机的 VHDL 描述层次分明,结构清晰,易读 易懂。 ?基于有限状态机技术设计的控制器其工作速度 大大优于CPU。 ?基于有限状态机技术设计的控制器其可靠性也 ...
10 VHDL有限状态机设计_图文.ppt
10 VHDL有限状态机设计 - EDA技术 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 状态机的一般分类及结构 ? 状态机分类 ? ? ? ? 从状态机的信号....
状态机及其VHDL设计.doc
状态机及其VHDL设计 - 同步状态机的原理、结构和设计同步状态机的原理、结构和设计... 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State ...
基于VHDL语言的有限状态机设计方法.pdf
基于VHDL语言的有限状态机设计方法 - 计算机技术与应用进展 .04-02 基于V D 语言的有限状态机设计方法’ HL 朱维勇 傅桂生 合肥工业大学电气与自 动化学院 2....
基于VHDL的有限状态机设计_图文.pdf
基于VHDL的有限状态机设计 - 维普资讯 http://www.cqvip.c
第10章 VHDL有限状态机设计.ppt
状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.2 状态机的一般结构 10.1 VHDL状态机的一般形式 10.1.3 状态机设计初始约束与表述 (1)打开“状态机...
第10章 VHDL有限状态机设计_图文.ppt
第10章 VHDL有限状态机设计 - 《EDA技术实用教程VHDL潘松(第五版)》课件(共14章)... 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1.1 状态机...
第7章 VHDL有限状态机设计N_图文.ppt
第7章 VHDL有限状态机设计N - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
有限状态机的VHDL设计方法研究_论文.pdf
有限状态机VHDL设计方法研究 - 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,是实现高效率、高可靠性逻辑控制的重要途径。VHDL是一种面向设计、多...
基于VHDL有限状态机控制器的设计方法.pdf
基于VHDL有限状态机控制器的设计方法 - 控制系统 文章编号 :1008-05
有限状态机的VHDL设计.pdf
有限状态机VHDL设计 - 第 24 卷第 2 期 No.2 Vol.24 文
有限状态机的VHDL设计.pdf
有限状态机VHDL设计 - 第 24 卷第 2 期 Vol.24 No.2 文
用VHDL和有限状态机设计交通信号灯控制系统.pdf
VHDL有限状态机设计交通信号灯控制系统 - 第 15 卷第 6 期 200
第7章 VHDL有限状态机设计_图文.ppt
第7章 VHDL有限状态机设计 - EDA技术实用教程 第7章 VHDL有限状态机设计 内容提要 ?有限状态机及其设计技术,时使用数字系统设计中的重要 组成部分,是实现高效、...
有限状态机的VHDL设计及优化.pdf
有限状态机VHDL设计及优化 - 第 28 卷第 1 期 2004 年 1 月
基于FPGA的采样状态机的设计与仿真本科毕业论文.doc
基于FPGA的采样状态机设计与仿真本科毕业论文_工学_高等教育_教育专区。毕业论文,单片机论文,毕业论文设计,毕业过关论文,毕业设计,毕业设计说明,硕士论文,研究生...
状态机及其VHDL设计.doc
状态机及其VHDL设计 - 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State Machine,简称 FSM)是一类很重要的时序电路, 是许多数字...
基于Verilog 的有限状态机设计.doc
基于Verilog 的有限状态机设计 - 基于 Verilog 的有限状态机设计与优化 1 引言 在集成电路的设计过程中 , 不论是使用 FPGA 还是 ASIC 来实现, 有限状态机经常...
更多相关标签: