当前位置:首页 >> >>

有限状态机的VHDL设计方法研究


维普资讯 http://www.cqvip.com 第 2 第 3期  2卷 V 12   .  0 . 2 No 3 荆 门职 业技术 学院学报  J un lo ig nT c nc   olg  o r a f n me   e h ia C l e J l e 20 07年 3月   Ma" 0 7 t2 0   . 有限状态机 的 V D H L设计方法研究  元 泽 怀  ( 肇庆学 院 电子信息工程系 , 东 肇庆 广 [ 摘 566 ) 201  要 ] 有 限状态机及 其设 计技 术是 实用数字 系统设计 中的重要组 成部分 , 实现高效率 、   是 高可靠性逻辑控制  的重要 途径。V D H L是 一种 面向设计 、 多层 次的标准化硬件描述语 言, H L为设计者提供 了一种 全新的数字 系统 的设  V D 计途径。通过对基 于 V D H L的有 限状 态机设计方 法进行研究分析 , 以及利 用综合 器 Sn lyPo对 V L的源设计程序  ypi  r f HD 进 行硬件综合设计, 可以生成 R L图和 门级 结构 T cnlg T eh o y图。结合 内存控 制器的 V D o H L设计 实例 , 总结 了有限状态机  V D H L设 计 的 一般 过程 。   [ 关键词 ] 有 限状态机 ; H L 状 态转换 ;   VD; 综合  [ 中图分类号 ] T 3 [ P9 文献标识码 ] A [ 文章编号 ] 10 — 6 7 2 0 ) 3— 0 2— 5   0 8 4 5 (07 0 0 3 0  O 引 言    有限状态机 F M 简称状态机 ) S( 及其设计技术是实用数字系统设计 中的重要组成部分, 是实现高效  率高可靠性逻辑控制的重要途径 。大部分数字系统都可以划分为控制单元和数据单元两个组成部分 ,   通常控制单元的主体是一个状态机 , 它接受外部信号以及数据单元产生 的状态信息 , 产生控制信号序  列。尽管一个控制功能可以用 C U实现 , P 但实践证明, 状态机在运行速度 、 执行时间的确定性和可靠性  方面都优于 C U P 。原因如下 :   () 1 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态机的工作方式是根据控  制信号按照预先设定 的状态进行顺序运行的, 状态机是纯硬件数字系统中的顺序控制电路, 因此状态机  在其运行方式上类似于控制灵活和方便的 C U 而在运行速度和工作可靠性方面优于 C U   P, P。 () 2 状态机容易构成性能良好 的同步时序逻辑模块 , 这对于对付大规模逻辑 电路设计 中令人深感  棘手的竞争 冒险现象无疑是一个上佳的选择。为了消除电路 中的毛刺现象 , 在状态机设计中有多种设  计 方案 可供选 择 。   () 3 在高速运算和控制方面 , 状态机更加有其巨大的优势。就运行速度而言 , 尽管 C U和状态机都  P 是按照时钟节拍以顺序时序方式工作的 , C U是按照指令周期 , 但 P 以逐条执行指令 的方式运行的, 一个  含 有运算 和 控制 的完 整设计 程序 往往 需要成 百 上千 条指 令 。相 比之 下 , 状态 机 状态 变 换 周期 只 有一 个  时钟周期 。所 以, 一般由状态机构成的硬件系统 比 C U所能完成 同样功能的软件系统的工作速度要高  P 出三至 四个数 量级 。   () 4 就可靠性而言 , 状态机 的优势也是十分 明显的。C U本身 的

相关文章:
状态机及其VHDL设计
状态机及其VHDL设计 - 第7章 状态机及其 VHDL 设计 内容提要: 内容提要:有限状态机(Finite State Machine,简称 FSM)是一类很重要的时序电路, 是许多数字...
VHDL设计 有限状态机设计
基于VHDL的有限状态机设计... 3页 1财富值喜欢此文档的还喜欢 有限状态机FSM设计 10页 1财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建...
VHDL状态机程序
VHDL状态机程序_信息与通信_工程科技_专业资料。VHDL状态机程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY FSM IS...
VHDL状态机111000
VHDL状态机111000_工学_高等教育_教育专区。图像识别算法与系统设计题目:VHDL 第一次作业给定任一二值图像,从中 串行检测序列 111000 姓名:刘振宇 学号:1502121227 ...
VHDLFPGA状态机
VHDLFPGA状态机_计算机硬件及网络_IT/计算机_专业资料。《VHDL 与数字系统设计》...(2)对同一要求设计,可尝试利用不同的设计方法进行设计,综合考量后选定最简单...
10进制加减计数器状态机的VHDL设计
10进制加减计数器状态机的VHDL设计 - 本次设计选用的功能状态为: A. 复位功能 B. 十进制加法计数 C. 十进制减法计数 D. 数码管闪动 E. 8个led灯闪动 F....
状态机设计交通灯
相反,有限状态机是闭环系统,可以用有 限的状态,处理无穷的事务。 在用 VHDL 语言来设计实用系统的控制功能时, 通常会选用有限状态机方法来实现, 因为无论 与 ...
基于VHDL语言状态机编写流水灯
基于VHDL语言状态机编写流水灯_电子/电路_工程科技_专业资料。基于VHDL语言利用状态机编写流水灯 程序采用元件例化方式编写基于VHDL 语言状态机编写流水灯采用元件例化...
vhdl设计ad转换状态机
vhdl设计ad转换状态机_计算机硬件及网络_IT/计算机_专业资料 暂无评价|0人阅读|0次下载|举报文档 vhdl设计ad转换状态机_计算机硬件及网络_IT/计算机_专业资料。...
实验六VHDL有限状态机设计(ADC0809)
实验预习 1.实验目的: 6 实验名称 实验室 VHDL 有限状态机设计 同析楼 114 2014 年 5 月 30 日 学习用状态机对 A/D 转换器 ADC0809 的采样控制电路的...
更多相关标签: