当前位置:首页 >> 理学 >>

逻辑--第2章 组合逻辑电路


数字电路与逻辑设计

第二章 组合逻辑电路
童长飞 温州大学计算机科学与工程学院

第2章 组合逻辑电路 章

2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争 冒险 组合逻辑电路中的竞争-冒险

2 / 57

第2章 组合逻辑电路 §2.1 集成门电路 章

2.1.1 TTL门电路 门电路

TTL门电路由双极型三极管构成,它的特点是速 度快、抗静电能力强、集成度低、功耗大,目前广泛应 用于中、小规模集成电路中。TTL门电路有74(商用) 和54(军用)两大系列,每个系列中又有若干子系列,例 如,74系列包含如下基本子系列: 74: 标准TTL(Standard TTL) 74H: 高速TTL(High speed TTL)。 74S: 肖特基TTL(Schottky TTL)。 74AS:先进肖特基TTL(Advanced Schottky TTL)。 74LS:低功耗肖特基TTL(Low power Schottky TTL)。 74ALS:先进低功耗肖特基TTL(Advanced Low power Schottky TTL)。
3 / 57

第2章 组合逻辑电路 §2.1.1 TTL门电路 章 门电路

54系列与 系列的比较 系列与74系列的比较 系列与

54系列和74系列具有相同的子系列,两个系列的参 数基本相同,主要在电源电压范围和工作环境温度范围 上有所不同,54系列适应的范围更大些。TTL门电路采 用5V电源供电。 表2―1 54系列与74系列的比较
系列 54 74 电源电压/V 4.5~5.5 4.75~5.25 环境温度/℃ -55~+125 0~70

4 / 57

第2章 组合逻辑电路 §2.1 集成门电路 章

2.1.2 CMOS门电路 门电路

CMOS门电路由场效应管构成,它的特点是集成度 高、功耗低、速度慢、抗静电能力差。虽然TTL门电 路由于速度快和更多类型选择而流行多年,但CMOS门 电路具有功耗低、集成度高的优点,而且其速度已经获 得了很大的提高,目前已可与TTL门电路相媲美。因此, CMOS门电路获得了广泛的应用,特别是在大规模集成 电路和微处理器中目前已经占据支配地位。 CMOS门电路有5V CMOS门电路和3.3V CMOS门 电路两种。3.3V CMOS门电路是最近发展起来的,它的 功 耗 比 5VCMOS 门 电 路 低 得 多 。 同 TTL 门 电 路 一 样,CMOS门电路也有74和54两大系列。
5 / 57

第2章 组合逻辑电路 §2.1.2 CMOS门电路 章 门电路

CMOS门电路子系列 门电路子系列

74系列5V CMOS门电路 74HC和74HCT:高速CMOS(High?speed CMOS),T表示和 TTL直接兼容。 74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed CMOS)。 74系列3.3VCMOS门电路 74LVC: 低压CMOS(Low voltage CMOS)。 74ALVC:先进低压CMOS(Advanced Low voltage CMOS)。

6 / 57

第2章 组合逻辑电路 §2.1.3 数字集成电路的品种类型 章

每个系列的数字集成电路都有很多不同的品种类 型,用不同的代码表示,例如: 00: 4路2输入与非门 02: 4路2输入或非门 08: 4路2输入与门 10: 3路3输入与非门 20: 双路4输入与非门 27: 3路3输入或非门 32: 4路2输入或门 86: 4路2输入异或门
7 / 57

Note 74系列、54系列,TTL 电路、CMOS电路的末 两位代码代表的逻辑功 能均相同,同种封装的 引脚排列也相同。

第2章 组合逻辑电路 §2.1.3 数字集成电路的品种类型 章

例如,7400,74LS00,74ALS00,74HC00,74AHC00都是引脚兼容 的4路2输入与非门封装,引脚排列和逻辑图如图2―1所示。
VCC 14 13 12 & 11 10 9 & 8

&

&

1

2

3

4

5

6

7 GND

图2―1

4路2输入与非门引脚排列和逻辑图
8 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

数字集成电路的性能参数

数字集成电路的主要性能参数 直流电源电压 输入/输出逻辑电平 扇出系数 传输延时 功耗

直流电源电压U 直流电源电压UCC 一般TTL电路
4.5V~5V

5V CMOS电路
2~6V

3.3V CMOS电路
2~3.6V

9 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

输入/输出逻辑电平 输入 输出逻辑电平

低电平输入电压UIL
能被输入端确认为低电平的电压范围。 Note

高电平输入电压UIH

当逻辑电路所 能被输入端确认为高电平的电压范围。 接负载过多, 电路可能不正 低电平输出电压UOL 常工作,使得 高电平输出低 正常工作时低电平输出的电压范围。 于UOH,低电平 输出高于UOL 高电平输出电压UOH 正常工作时高电平输出的电压范围。

10 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

5V UIH 2V

个个 组组1(输组输)
UIH(min) UIL(max) UOL UOH

5V

个输 组组1(输组输)

2.4 V

UOH(min)

0.8 V UIL 0V

组组0(输组输)

0.4 V 0V

组组0(输组输)

UOL(max)

图2―2 标准TTL电路的输入/输出逻辑电平

11 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章
个个 组组1(输组输)
3.5 V UIH(min) UOH

5V UIH

5V 4.4 V

个输 组组1(输组输)
UOH(min)

(a)5V CMOS电路
1.5 V UIL 0V (a) 3.3 V UIH 2V UIL(max)

组组0(输组输)
UOL

0.33 V 0V

组组0(输组输)

UOL(max)

个个 组组1(输组输)
UIH(min) UOH

3.3 V 2.4 V

个输 组组1(输组输)
UOH(min)

(b)3.3V CMOS电路
0.4 V UOL 0V

0.8 V UIL 0V

UIL(max)

组组0(输组输)

组组0(输组输)

UOL(max)

(b)

图2―3 CMOS电路的输入/输出逻辑电平

12 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

扇出系数

扇出系数 指在正常工作范围内,一个门电路的输出端能够连接 同一系列门电路输入端的最大数目。 扇出系数越大,门电路的带负载能力就越强。一般来 说,CMOS电路的扇出系数比较高。

扇出系数=

I OH I OL = I IH I IL

13 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

74LS00参数 IOH=0.4mA, IIH=20?A, IOL=8mA, IIL=0.4mA
400 8 = = 20 扇出系数= 20 0.4
0.4 mA & 0.4 mA 0.4 mA ≥1 1 1 & 8 mA 0 1 & 0.4 mA 1 20 ?A 20 ?A 20 ?A & 1 ≥1

最最20 个个个,否否, 个输输输输输输输组输输输
0.4 mA 0.4 mA & (a) 1

最最20 个个个,否否, 个输输输输输输输组输输输
20 ?A 20 ?A & 1

低电平输出时

高电平输出时 (b) / 57 14

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

传输延时t 传输延时 P

传输延时tP 指输入变化引起输出变化所需的时间,它是衡量逻辑 电路工作速度的重要指标。 传输延时越短,工作速度越快,工作频率越高。 tPHL 指输出由高电平变为低电平时,输入脉冲的指定参考 点(一般为中点)到输出脉冲的相应指定参考点的 时间。 tPLH 指输出由低电平变为高电平时,输入脉冲的指定参考 点到输出脉冲的相应指定参考点的时间。
15 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

传输延时t 传输延时 P典型值

标准TTL系列门电路典型的传输延时为11ns; 高速TTL系列门电路典型的传输延时为3.3ns。 HCT系列CMOS门电路的传输延时为7ns; AC系列CMOS门电路的传输延时为5ns; ALVC系列CMOS门电路的传输延时为3ns。

Note ALVC系列CMOS电路传输延时已经比 高速TTL门电路还短,因此在工作速 度和低功耗上均有优势。
16 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

功耗P 功耗 D

功耗PD定义 直流电源电压和电源平均电流的乘积。

Note 一般情况下,门电路输出为低电平时的电源电流ICCL 比门电路输出为高电平时的电源电流ICCH大。 CMOS电路的功耗较低,而且与工作频率有关(频率 越高功耗越大); TTL电路的功耗较高,基本与工作频率无关。

17 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

数字集成电路的使用

类型选择 应根据各个部分的性能要求选择合适的门电路,以使 系统达到经济、稳定、可靠且性能优良。 在优先考虑功耗,对速度要求不高的情况下,可选用 CMOS电路; 当要求很高速度时,可选用ECL电路; 由于TTL电路速度较高、功耗适中、使用普遍,所以 在无特殊要求的情况下,可选用TTL电路。

18 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

表2―2 常用系列门电路主要性能参数比较

参数
功耗

系列

TTL 中 中 中

ECL 大 小 弱

CMOS 小 大 强

传输延时 抗干扰能力

19 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

TTL门电路与 门电路与CMOS门电路的连接 门电路与 门电路的连接

TTL门电路和CMOS门电路是两种不同类型的电路,它 们的参数并不完全相同。两者之间的连接问题,以满足 下列条件: 驱动门 负载门

UOH(min) > UIH(min) UOL(max) < IOH IOL > > UIL(max) IIH IIL

20 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

增加驱动能力的措施

如果门电路互连不满足驱动条件,必须增加接口电 路。常用的方法有增加上拉电阻、采用专用接口电路、 驱动门并接等。例如,若不满足UOH(驱动门)>UIH(负载 门),则可在驱动门的输出端接上上拉电阻,如图2―5所 示。
5V

RU 1 TTL &

RU一般在1kΩ~10kΩ

CMOS

图2―5 TTL驱动门与CMOS 负载门的连接
21 / 57

第2章 组合逻辑电路 §2.1.4 数字集成电路的性能参数和使用 章

上拉电阻负载门分析
5V

TTL参数 IOH=0.4mA, IIH=20?A,

RU 1 TTL &

IOL=8mA, IIL=0.4mA CMOS参数

CMOS

IIH(总)=0.8mA, UIH(min)=3.5V IIL (总) =4mA, UIL(max)=1.5V UOH(min)≥4.2V UOL(max)≤1V
22 / 57

假设RU=1kΩ

第2章 组合逻辑电路 章

2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争 冒险 组合逻辑电路中的竞争-冒险

23 / 57

第2章 组合逻辑电路 §2.2 组合逻辑电路的分析和设计 章

2.2.1 组合逻辑电路的特点

逻辑电路分类 组合逻辑电路(第二章、第三章) 时序逻辑电路(第四章、第五章) 组合逻辑电路的特点 (1)从电路结构上看,不存在反馈,不包含记忆元件。 (2)从逻辑功能上看,任一时刻的输出仅仅与该时刻的 输入有关,与该时刻之前电路的状态无关。 组合逻辑电路相比时序电路要简单

24 / 57

第2章 组合逻辑电路 §2.2.1 组合逻辑电路的特点 章

x1 x2 … xm

… yn
常用描述方法 逻辑表达式 真值表 卡诺图 逻辑电路图
25 / 57

组组组组组组

y1 y2

图2―6 组合逻辑电路框图 输入/输出表达式描述为 y1=F1(x1,x2,…,xm) y2=F2(x1,x2,…,xm) ?… yn=Fn(x1,x2,…,xm)

第2章 组合逻辑电路 §2.2.2 组合逻辑电路的分析 章

不变输入情况下的组合逻辑电路分析

分析步骤 1. 根据逻辑电路图,写出逻辑表达式。 2. 利用所得到的逻辑表达式,列出真值表, 画出卡诺图。 3. 总结出电路的逻辑功能。

26 / 57

第2章 组合逻辑电路 §2.2.2 组合逻辑电路的分析 章

例2.1

【例2.1】 分析图2―7所示的逻辑电路。 解:从逻辑图可以写出如下的逻辑表达式:

Z = AC ABBC = AC + AB + BC
A B C & &

AC

BC = 1

AB

A
& Z

BC 00 0 1

01

11 1

10

& BC

1
AC = 1

1

1
AB = 1

图2―7 电路的逻辑图

图2―8 函数Z的卡诺图

此电路是多路表决电路
27 / 57

第2章 组合逻辑电路 §2.2.2 组合逻辑电路的分析 章

脉冲输入情况下组合逻辑电路的分析

对电路进行分析时,首先要将输入分成不同的时段(在每 个时段里,输入的组合是不变的),再确定出每个时段电 路的输出,用波形图表示电路输出和输入之间对应的逻 辑关系。 【例2.2】 画出图2―9(a)所示逻辑电路的输出波形。 电路的输入波形如图2―9(b)所示。 解:逐个画出各个门电路输出的波形,最后画出逻辑 电路的输出波形,如图2―9(c)所示。

28 / 57

第2章 组合逻辑电路 §2.2.2 组合逻辑电路的分析 章
A B (a) C D A B (b) C D 1 Y2 & Y4 & Y1 & Y3 & Z

Y1 Y2 (c) Y3 Y4 Z

图2―9 例2.2的波形图
29 / 57

第2章 组合逻辑电路 §2.2.2 组合逻辑电路的分析 章

例2.3
A B (a) C D 1 ≥1 ≥1 ≥1 ≥1 Z

Z = A+ B + D +C + D = ( A + B + D )(C + D ) = ABC + D

A B C =1 =
A (b) B C D (c) Z D=1

逻辑功能 当A、B、C同时为0 或D为1时,输出Z为1, 否则,Z为0。

图2―10 例2.3的波形图
30 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

实现电路的逻辑器件 基本门电路(第二章) MSI组合逻辑模块(第三章) 可编程器件(第六章) 基本门电路的设计步骤 分析逻辑功能要求,确定输 入/输出变量 列出真值表 用逻辑代数公式或卡诺图求 逻辑函数的最简表达式 用基本门电路实现所得函数

① ② ③ ④

31 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.4

【例2.4】 设计一个有三个输入、一个输出的组合 逻辑电路,输入为二进制数。当输入二进制数能被3整除 时,输出为1,否则,输出为0。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Z 1 0 0 1 0 0 1 0
32 / 57

A

BC 00 0 1 1

01

11 1

10

1

Z = ABC + ABC + ABC = AB ⊕ C + ABC

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.4实现电路 实现电路
A B 1 & 1 & C 1 & (a) A 1 & B =1 ≥1 & (b) ≥1 Z

Z = ABC + ABC + ABC

Z

Z = AB ⊕ C + ABC

C

1

33 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

用与非门设计组合逻辑电路

与非门设计的可实现性 任何逻辑函数可用与、或、非 三种最基本的逻辑运算组合实现 与非门可容易构造出与门、或 门和非门
A & Z

任何一个逻辑函数都 可以用与非门来实现
A 1

Z = A?A =A = =

A

A B

&

&

Z

Z = A ? B = AB = =

A B

&

AB

A

& & Z

Z = A ? B =A + B = = +

B

&

A B
34 / 57

≥1

A+B

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

用与非门设计组合逻辑电路( ) 用与非门设计组合逻辑电路(2)

① ② ③ ④ ⑤

与非门设计的一般步骤 分析逻辑功能要求,确定输入/输出变量 列出真值表 用逻辑代数公式或卡诺图求出逻辑函数的最简 与或表达式 通过两次求反,利用摩根定律将最简与或表达式 转换为与非—与非表达式 用与非门实现所得函数

35 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.5

【例2.5】 设计一个组合逻辑电路,输入是四位二进 制数ABCD,当输入大于等于9而小于等于14时输出Z为1, 否则输出Z为0。用与非门实现电路。
A B & & C & & D & & Z &

Z = ABDABCACD

36 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.5 设计过程

CD 00 AB 00 01 11 10 1

01

11

10

Z=ABD+ABC+ACD
1 1 1 1 1

Z = ABD + ABC + ACD = ABDABCACD
37 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

用或非门设计组合逻辑电路
≥1

A

Z

Z =A+ A = A = ? =

A

1

A

A B

≥1

≥1

Z

Z = A + B =A +B = + = +

A B

≥1

A+B

A

≥1 ≥1 Z

Z = A + B = AB = + =

B

≥1

A B

&

AB

任何一个逻辑函数都可以用或非门来实现

38 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

用或非门设计组合逻辑电路( ) 用或非门设计组合逻辑电路(2)

① ② ③ ④ ⑤

或非门设计的一般步骤 分析逻辑功能要求,确定输入/输出变量 列出真值表 用逻辑代数公式或卡诺图求出逻辑函数的最简 或与表达式 或与 通过两次求反,利用摩根定律将最简与或表达式 转换为或非 或非 或非—或非 或非 或非表达式 用或非门 或非门实现所得函数 或非门

39 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.6

【例2.6】 一组合逻辑电路的真值表如表2―6所示,用 或非门实现该电路。

Z = A+C+A+D+B+D
A C ≥1

D

≥1

≥1

≥1

Z

B

≥1

≥1

40 / 57

第2章 组合逻辑电路 §2.2.3 组合逻辑电路的设计 章

例2.6 设计过程

CD 00 AB 00 0 01 11 10 0 1 1

01 0 0 0 1

11 0 0 0 1

10 1 1 1 1

Z=(A+C)(A+D)(B+D)
Z = (A + C)(A + D)(B + D) = A+C+A+D+B+D
41 / 57

第2章 组合逻辑电路 章

2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争 冒险 组合逻辑电路中的竞争-冒险

42 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

竞争-冒险产生的原因 竞争 冒险产生的原因

组合逻辑电路的分析和设计,是基于稳定状态这一前提的。 所谓稳定状态,是指输入变量不发生变化,输出变量也不会 发生变化的情况。 门电路从0到1,或1到0的变化需要过渡时间,并不能立刻 发生变化,由于这一原因,当输入变量发生变化时,若设 计不当,可能导致电路出错,即出现竞争-冒险 竞争-冒险。 竞争 竞争 在组合逻辑电路中,当输入信号发生变化时,由所经路径 不同,导致其后某个门电路的两个输入端发生有先有后的变化 冒险 使电路的输出端产生尖峰脉冲,导致后级电路出错的现象 0型冒险:产生0尖峰脉冲 1型冒险:产生1尖峰脉冲
43 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

0型冒险示例电路 型冒险示例电路

B=C=1→Z≡1

Z = ABAC = AB + AC
G2 A B G1 & C
44 / 57

tp
G4

& G3 & & Z

2t p

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

竞争- 竞争-冒险的判断

方法 代数法 卡诺图法 代数法 将门电路化简,并把某些变量赋予特定的值,若存在: Z=A+A Z = AA 存在0型冒险 存在1型冒险

45 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

冒险- 冒险-时序图

A

A
Z=A+A
1型冒险 0型冒险

Z=AA

tp
A滞后A的冒险时序图 A超前A是否能得到相同的结果?
46 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

例2.7

【例2.7】 判断图2―20所示的逻辑电路是否存在 冒险。
A B C 1 & D 1 & Z &

当B=0、C=D=1时,

Z=A+A
因此,该电路存在0型 冒险。

Z = ABCAD = ABC + AD
47 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

例2.7

【例2.8】 判断图2―21所示的逻辑电路是否存在冒险。

A B 1

≥1 ≥1 1 ≥1

Z

当B=1、C=0时,

C

Z = AA
该电路存在1型冒险。

Z = A + B + A + C = (A + B)(A + C)
48 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

卡诺图法

判断法则
如果逻辑函数对应的卡诺图中存在相 切的圈,而相切的两个方格又没有同时 被另一个圈包含,则当变量组合在相切 方格之间变化时,存在竞争-冒险现象。
相切的方格使得某变量同时出现 原变量和反变量

49 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

例2.9

【例2.9】 判断实现逻辑表达式

Z=BC+ABD+ABC
的电路是否存在冒险。
CD 00 AB 00 01 11 10 1 1 01 11 15 1 111 1 2 3 11 13 10 1

在编号1方格和编号5方格中, A=0、C=0、D=1、B变化。 在编号3方格和编号11方格中, B=0、C=1、D=1、A变化。

50 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

竞争- 竞争-冒险的消除方法

滤波法 滤波法是在门电路的输出端接上一个滤波电容(大约 几百皮法),将尖峰脉冲的幅度削减至门电路的阈值电压以 下。 脉冲选通法 脉冲选通法是在电路中加入一个选通脉冲,在确定电路 进入稳定状态后,才让电路输出选通,否则封锁电路输出。 修改设计法 代数法 卡诺图法
51 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

滤波法示例

G2 A B G1 & C & G4 G3 & & Cf Z

图2-24 用滤波电容消除竞争—冒险现象 缺点 会使波形变坏
52 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

脉冲选通法示例

G2 A B G1 & C & G4 G3 & P P & Z >2t p A

选选

图2―25 用选通脉冲消除竞争—冒险现象 为什么选通信号要在A下降沿2tp之后?

53 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

修改设计法- 修改设计法-代数法

考虑Z=AB+AC, B=C=1,存在0型冒险 当 P12公式(3)

Z=AB+AC=AB+AC+BC
G2 A B G1 & C G5 & & G4 G3 & & Z

用增加冗余项消除竞争—冒险现象
54 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

修改设计法- 修改设计法-卡诺图法

当逻辑函数对应的卡诺图中存在相切的圈, 而相切的两个方格又没有同时被另一个 相切的两个方格又没有同时被另一个 圈包含,则当变量组合在相切方格之间变 圈包含 化时,存在竞争-冒险现象。因而,通过增 , 增 加由这两个相切方格组成的圈,就可以消 加由这两个相切方格组成的圈 除竞争-冒险现象。

与代数法中增加冗余项是 等价的
55 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

例2.10

【例2.10】 修改图2―23所示的电路,消除竞争-冒 险现象。
A B C 1 1 D & & Z 1 &

AB 00 01 11 10

CD 00

01 11

11 13

10

1 1

15 1 111 1

&

Z=BC+ABD+ABC+ACD+BCD
Z=BC+ABD+ABC
56 / 57

第2章 组合逻辑电路 §2.3 组合逻辑中的竞争-冒险 章 组合逻辑中的竞争-

例2.10 修改电路
A B C 1 1 D & & & Z 1 &

&

&

Z=BC+ABD+ABC

Z=BC+ABD+ABC+ACD+BCD
57 / 57

第2章 组合逻辑电路 章

58 / 57


相关文章:
第3章 组合逻辑电路习题解答
第3章 组合逻辑电路习题解答_理学_高等教育_教育专区。复习思考题 3-1 组合...Y 2 D2 ? Y3 D 3 3-12 用集成进制译码器和与非门实现下列逻辑函数,画...
第4章 组合逻辑电路习题解答
第4章 组合逻辑电路习题解答 数字电子技术课后习题答案数字电子技术课后习题答案隐藏>> 习题4.1 写出图所示电路的逻辑表达式,并说明电路实现哪种逻辑门的功能。 基本...
第三章 组合逻辑电路
第二章 集成逻辑门电路 第二章 信号处理电路 第三章 信号转换电路 第四章 集成...第三章 组合逻辑电路 数字电路 组合逻辑电路数字电路 组合逻辑电路隐藏>> 第三...
第3章 组合逻辑电路
第4章 触发器 第5章 时序逻辑电路 第5章 时序逻辑电路1/2 相关文档推荐 ...3 组合逻辑电路 3.1 试分析图 3.59 所示组合逻辑电路逻辑功能,写出逻辑函数...
第11章 组合逻辑电路 8页
第11 章 组合逻辑电路例题解析例 11.1 分析图 11.1 电路的逻辑功能。 解 ...例 11.2 组合逻辑电路如图 11.2 所示。已知 A,B,C 是输入变量,F1 和 F2...
第4章 组合逻辑电路
60页 免费 第2章逻辑门电路 136页 免费 第4章 组合逻辑电路1 89页 免费如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈...
第五章 组合逻辑电路典型例题分析
第五章 组合逻辑电路典型例题分析_工学_高等教育_教育专区。第五章 组合逻辑电路...10、试分析下图所示逻辑电路,列出真值表,写出 Y1、Y2、Y3 的逻辑表达式,说明...
组合逻辑电路练习题和答案
组合逻辑电路练习题和答案_工学_高等教育_教育专区。第 2 章习题一、单选题 ...S3S2S1S0=0001 2.使用门电路设计一个 4 选 1 的数据选择器,画出逻辑图。...
《组合逻辑电路的设计》教案
2逻辑表达式的化简; 3、由最简表达式绘制组合逻辑电路 难点 1、将控制要求转换...组合逻辑电路的设计 14页 免费 第三章组合逻辑电路分析... 30页 1下载券喜欢...
第2章 数字逻辑基础
第2 章 数字逻辑基础【考点透视】 本章主要考核逻辑代数初步,逻辑电路,触发器,...器可以组成寄存器、计数器等 D.触发器本身可以构成一个最简单的组合逻辑电路 3...
更多相关标签: