当前位置:首页 >> 计算机软件及应用 >>

七人表决器VHDL程序


LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ZXXEDA IS PORT(A:IN STD_LOGIC_VECTOR(6 DOWNTO 0); NUM:BUFFER INTEGER RANGE 0 TO 7; CO:OUT STD_LOGIC); END ENTITY ZXXEDA; ARCHITECTURE ART OF ZXXEDA IS BEGIN PROCESS(A) VARIABLE B:INTEGER RANGE 0 TO 7; BEGIN B:=0; FOR N IN 0 TO 6 LOOP IF A(N)='1'THEN B:=B+1; END IF; END LOOP; NUM<=B; IF NUM>=4 THEN CO<='1'; ELSE CO<='0'; END IF; END PROCESS; END ARCHITECTURE ART;


相关文章:
VHDL七人表决器
VHDL七人表决器_理学_高等教育_教育专区。library ieee; use ieee.std_logic_...--4 人以上同意,则通过 else co<='0'; end if; end process; end art;...
七人表决器实验报告
七人表决器实验报告 - 七人表决器 一. 实验目的 1.掌握 Quartus II 软件安装 ,熟悉 Quartus II 操作环境。 2.初步了解 VHDL 语言。 3.学习使用行为级描述...
七人投票表决器的VHDL语言描述
七人投票表决器VHDL语言描述 - LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; EN...
课题 七人表决器
课题 七人表决器 - 课题 一、 课题目的 1 .了解 VHDL 语言语法结构。 2 .学会用行为描述方式来设计电路。 七人表决器 二、 课题原理 用七个开关作为表决器...
七人表决器
七人表决器 - 七人表决器设计实验实验报告附VHDL源代码以及顶层原理图... 七人表决器_电子/电路_工程科技_专业资料。七人表决器设计实验实验报告附VHDL源代码以及顶...
课程设计报告---七人表决器设计_图文
课程设计报告---七人表决器设计 - 是基于FPGA的七人表决权设计,通过硬件和软件编程共同来实现的。
更多相关标签: