当前位置:首页 >> 工学 >>

电子类面试题


汉王笔试 下面是一些基本的数字电路知识问题,请简要回答之。 a) 什么是 Setup 和 Holdup 时间? b) 什么是竞争与冒险现象?怎样判断?如何消除? c) 请画出用 D 触发器实现 2 倍分频的逻辑电路? d) 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? e) 什么是同步逻辑和异步逻辑? f) 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲 器)。 g) 你知道那些常用逻辑电平?TTL 与 COMS 电平可以直接互连吗? 2、 可编程逻辑器件在现代电子设计中越来越重要,请问: a) 你所知道的可编程逻辑器件有哪些? b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。 3、 设想你将设计完成一个电子电路方案。请简述用 EDA 软件(如 PROTEL)进行设计(包 括原理图和 PCB 图)到调试出样机的整个过程。在各环节应注意哪些问题? 飞利浦-大唐笔试归来 1,用逻辑们和 cmos 电路实现 ab+cd 2. 用一个二选一 mux 和一个 inv 实现异或 3. 给了 reg 的 setup,hold 时间,求中间组合逻辑的 delay 范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号 上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿 有效)T 时间到达芯片, 这个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器,只有在 下一个时钟上升沿, 数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后, 数据稳定 不 变的时间。时 hold time 不够,数据同样不能被打入触发器。 4. 如何解决亚稳态 5. 用 verilog/vhdl 写一个 fifo 控制器 6. 用 verilog/vddl 检测 stream 中的特定字符串 信威 dsp 软件面试题~ )DSP 和通用处理器在结构上有什么不同,请简要画出你熟悉 的一种 DSP 结构图 2)说说定点 DSP 和浮点 DSP 的定义(或者说出他们的区别) 3)说说你对循环寻址和位反序寻址的理解 4)请写出【-8,7】的二进制补码,和二进制偏置码。 用 Q15 表示出 0.5 和-0.5 扬智电子笔试 第一题:用 mos 管搭出一个二输入与非门。 第二题:集成电路前段设计流程,写出相关的工具。 第三题:名词 IRQ,BIOS,USB,VHDL,SDR 第四题:unix 命令 cp -r, rm,uname 第五题:用波形表示 D 触发器的功能 第六题:写异步 D 触发器的 verilog module 第七题:What is PC Chipset?

第八题:用传输门和倒向器搭一个边沿触发器 第九题:画状态机,接受 1,2,5 分钱的卖报机,每份报纸 5 分钱。 华为面题 (硬件) 全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和 4 题差不多 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12 分之一周期.. ..) 7.串行通信与同步通信异同,特点,比较 8.RS232c 高电平脉冲对应的 TTL 逻辑是?(负逻辑?) 9.延时问题,判错 10.史密斯特电路,求回差电压 11.VCO 是什么,什么参数(压控振荡器?) 12. 用 D 触发器做个二分颦的电路.又问什么是状态图 13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号 14. 用 D 触发器做个 4 进制的计数 15.那种排序方法最快? 一、 研发(软件) 用 C 语言写一个递归算法求 N!; 给一个 C 的函数,关于字符串和数组,找出错误; 防火墙是怎么实现的? 你对哪方面编程熟悉? 新太硬件面题 接着就是专业题目啦 (1)d 触发器和 d 锁存器的区别 (2)有源滤波器和无源滤波器的原理及区别 (3)sram,falsh memory,及 dram 的区别? (4)iir,fir 滤波器的异同 (5)冒泡排序的原理 (6)操作系统的功能 (7)学过的计算机语言及开发的系统 (8)拉氏变换和傅立叶变换的表达式及联系。 (续) 11.23

模拟电路
1、基尔霍夫定理的内容是什么? 基尔霍夫定律包括电流定律和电压定律

电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。 电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。 2、描述反馈电路的概念,列举他们的应用。 反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。 反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真, 有效地扩展放大器的通频带,自动调节作用。 电压负反馈的特点:电路的输出电压趋向于维持恒定。 电流负反馈的特点:电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源元件 R、L 和 C 组成 有源滤波器:集成运放和 R、C 组成,具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和 缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。

数字电路
1、同步电路和异步电路的区别是什么? 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都 与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变 化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。 2、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上,要用 OC 门来实现,同时在输出端口加一个上拉电阻。 由于不用 OC 门可能使灌电流过大,而烧坏逻辑门。 3、解释 setup 和 hold time violation,画图说明,并说明解决办法。(威盛 VIA2003.11.06 上海笔试试 题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上 升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片,这 个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器,只有在下 一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果 hold time 不够,数据同样 不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的 时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发 前后持续 的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 4、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。 产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。 5、名词:SRAM、SSRAM、SDRAM SRAM:静态 RAM DRAM:动态 RAM SSRAM: Synchronous Static Random Access Memory 同步静态随机访问存储器。 它的一种类型的 SRAM。 SSRAM

的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟 信号相关。这一点与 异步 SRAM 不同,异步 SRAM 的访问独立于时钟,数据输入和输出都由地址的变化控制。 SDRAM:Synchronous DRAM 同步动态随机存储器 6、FPGA 和 ASIC 的概念,他们的区别。(未知) 答案:FPGA 是可编程 ASIC。 ASIC:专用集成电路,它是面向专门用途的电 路,专门为一个用户设计和制造的。根据一个用户的特定要 求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与 门阵列等其它 ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具 开发工具先进、标准产品无需测试、 开发工具 质量稳定以及可实时在线检验等优点。 7、什么叫做 OTP 片、掩膜片,两者的区别何在? OTP means one time program,一次性编程 MTP means multi time program,多次性编程 OTP(One Time Program)是 MCU 的一种存储器类型 MCU 按其存储器类型可分为 MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM 等类型。 MASKROM 的 MCU 价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合; FALSHROM 的 MCU 程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用 途; OTP ROM 的 MCU 价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低 成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。 8、单片机 单片机上电后没有运转,首先要检查什么? 单片机 首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压,看是否是电源电压,例 如常用的 5V。 接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值,看是否正确。 然后再检查晶振是否起振了,一般用示波器来 看晶振引脚的波形,注意应该使用示波器探头的“X10”档。 另一个办法是测量复位状态下的 IO 口电平,按住复位键不放,然后测量 IO 口(没接外部上拉的 P0 口除 外)的电压,看是否是高电平,如果不是高电平,则多半是因为晶振没有起振。 另外还要注意的地方是, 如果使用片内 ROM 的 话 (大部分情况下如此, 现在已经很少有用外部扩 ROM 的了) , 一定要将 EA 引脚拉高,否则会出现程序乱跑的情况。有时用仿真器可以,而烧入片子不行,往往 是因为 EA 引脚没拉高的缘故(当然,晶振没起振也是原因只一)。经过上面几点的检查,一般即可排除故障了。 如果系统不稳定的话, 有时是因为电源滤波不好导 致的。 在单片机的电源引脚跟地引脚之间接上一个 0.1uF 的电容会有所改善。如果电源没有滤波电容的话,则需要再接一个更大滤波电容,例如 220uF 的。 遇到系 统不稳定时,就可以并上电容试试(越靠近芯片越好)。 模拟电路 1、基尔霍夫定理的内容是什么?(仕兰微电子) 2、平板电容公式(C=εS/4πkd)。(未知) 3、最基本的如三极管曲线特性。(未知) 4、描述反馈电路的概念,列举他们的应用。(仕兰微电子) 5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放 大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通 频带,自动调节作用)(未知) 6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子) 7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。(未知) 8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。(凹凸)

9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用 差分结构的原因。(未知) 10、给出一差分电路,告诉其输出电压 Y+和 Y-,求共模分量和差模分量。(未知) 11、画差放的两个输入管。(凹凸) 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。(仕 兰微电子) 13、用运算放大器组成一个 10 倍的放大器。(未知) 14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点的 rise/fall 时 间。(Infineon 笔试试题) 15、电阻 R 和电容 C 串联,输入电压为 R 和 C 之间的电压,输出电压分别为 C 上电压和 R 上电压,要求制 这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。当 RC<<T 时,给出输入 电压波形图,绘制两种电路的输出波形图。(未知) 16、有源滤波器和无源滤波器的原理及区别 (新太硬件) 17、有一时域信号 S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波 器后的信号表示方式。(未知) 18、选择电阻时要考虑什么?(东信笔试题) 19、在 CMOS 电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用 P 管还是 N 管,为什 么?(仕兰微电子) 20、给出多个 mos 管组成的电路求 5 个点的电压。(Infineon 笔试试题) 21、电压源、电流源是集成电路中经常用到的模块,请画出你知道的线路结构,简单描述其优缺点。(仕 兰微电子) 22、画电流偏置的产生电路,并解释。(凹凸) 23、史密斯特电路,求回差电压。(华为面试题) 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12 分之一周期....) (华为面试题) 25、LC 正弦波振荡器有哪几种三点式振荡电路,分别画出其原理图。(仕兰微电子) 26、VCO 是什么,什么参数(压控振荡器 ) (华为面试题) 27、锁相环有哪几部分组成?(仕兰微电子) 28、锁相环电路组成,振荡器(比如用 D 触发器如何搭)。(未知) 29、求锁相环的输出频率,给了一个锁相环的结构图。(未知) 30、如果公司做高频电子的,可能还要 RF 知识,调频,鉴频鉴相之类,不一一列举。(未知) 31、一电源和一段传输线相连(长度为 L,传输时间为 T),画出终端处波形,考虑传输线无损耗。给出电 源电压波形图,要求绘制终端波形图。(未知) 32、微波电路的匹配电阻。(未知) 33、DAC 和 ADC 的实现各有哪些方法?(仕兰微电子) 34、A/D 电路组成、工作原理。(未知) 35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗,稳定,高速如何做到,调运放, 布版图注意的地方等等,一般会针对简历上你所写做过 的东西具体问,肯定会问得很细(所以别把什么都 写上,精通之类的词也别用太多了),这个东西各个人就不一样了,不好说什么了。(未知) _______________________________________________________________________ 数字电路 1、同步电路和异步电路的区别是什么?(仕兰微电子) 2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用 oc 门来实现,由于不用 oc 门可能使灌 电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是 Setup 和 Holdup 时间?(汉王笔试) 5、setup 和 holdup 时间,区别.(南山之桥) 6、解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。(未知) 7、解释 setup 和 hold time violation,画图说明,并说明解决办法。(威盛 VIA 2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上 升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿 有效)T 时间到达芯片,这 个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器,只有在下 一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定 不 变的时间。如果 hold time 不够,数据同样不能被打入触发器建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据 信号需要保持不变的时间。如果不满足建立和保持时间 的话,那么 DFF 将不能正确地采样到数据,将会出 现 metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过 量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。(仕兰微电子) 9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。产生毛 刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项, 二是在芯片外部加电容。 10、你知道那些常用逻辑电平?TTL 与 COMS 电平可以直接互连吗?(汉王笔试) 常用逻辑电平:12V,5V,3.3V;TTL 和 CMOS 不可以直接互连,由于 TTL 是在 0.3-3.6V 之间,而 CMOS 则 是有在 12V 的有在 5V 的。CMOS 输出接到 TTL 是可以直接互连。TTL 接到 CMOS 需要在输出端口加一上拉电 阻接到 5V 或者 12V。 11、如何解决亚稳态。(飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC 设计中同步复位与 异步复位的区别。(南山之桥) 13、MOORE 与 MEELEY 状态机的特征。(南山之桥) 14、多时域设计中,如何处理信号跨时域。(南山之桥)15、给了 reg 的 setup,hold 时间,求中间组合逻 辑的 delay 范围。(飞利浦-大唐笔试) Delay < period - setup – hold 16、时钟周期为 T,触发器 D1 的建立时间最大为 T1max,最小为 T1min。组合逻辑电路最大延 迟为 T2max,最小为 T2min。问,触发器 D2 的建立时间 T3 和保持时间应满足什么条件。(华 为) 17、给出某个一般时序电路的图,有 Tsetup,Tdelay,Tck->q,还有 clock 的 delay,写出决 定最大时钟的因素,同时给出表达式。(威盛 VIA 2003.11.06 上海笔试试题) 18、说说静态、动态时序模拟的优缺点。(威盛 VIA 2003.11.06 上海笔试试题) 19、一个四级的 Mux,其中第二级信号为关键信号如何改善 timing。(威盛 VIA 2003.11.06 上海笔试试题)

20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入, 使得输出依赖于关键路径。(未知) 21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优 点),全加器等等。(未知) 22、卡诺图写出逻辑表达使。(威盛 VIA 2003.11.06 上海笔试试题) 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛) 24、please show the CMOS inverter schmatic,layout and its cross sectionwith Pwell process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve (威 盛笔试题 circuit design-beijing-03.11.09) 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain 26、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大?(仕兰微电子) 27、用 mos 管搭出一个二输入与非门。(扬智电子笔试) 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。(威盛笔试题 circuit design-beijing-03.11.09) 29、画出 NOT,NAND,NOR 的符号,真值表,还有 transistor level 的电路。(Infineon 笔 试) 30、画出 CMOS 的图,画出 tow-to-one mux gate。(威盛 VIA 2003.11.06 上海笔试试题) 31、用一个二选一 mux 和一个 inv 实现异或。(飞利浦-大唐笔试) 32、画出 Y=A*B+C 的 cmos 电路图。(科广试题) 33、用逻辑们和 cmos 电路实现 ab+cd。(飞利浦-大唐笔试) 34、画出 CMOS 电路的晶体管级电路图,实现 Y=A*B+C(D+E)。(仕兰微电子) 35、利用 4 选 1 实现 F(x,y,z)=xz+yz’。(未知) 36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现(实际上就是化 简)。 37、给出一个简单的由多个 NOT,NAND,NOR 组成的原理图,根据输入波形画出各点波形。 (Infineon 笔试) 38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什 么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知) 39、用与非门等设计全加法器。(华为) 40、给出两个门电路让你分析异同。(华为) 41、用简单电路实现,当 A 为输入时,输出 B 波形为…(仕兰微电子) 42、A,B,C,D,E 进行投票,多数服从少数,输出是 F(也就是如果 A,B,C,D,E 中 1 的个数比 0 多,那么 F 输出为 1,否则 F 为 0),用与非门实现,输入数目没有限制。(未知) 43、用波形表示 D 触发器的功能。(扬智电子笔试) 44、用传输门和倒向器搭一个边沿触发器。(扬智电子笔试) 45、用逻辑们画出 D 触发器。(威盛 VIA 2003.11.06 上海笔试试题) 46、画出 DFF 的结构图,用 verilog 实现之。(威盛) 47、画出一种 CMOS 的 D 锁存器的电路图和版图。(未知) 48、D 触发器和 D 锁存器的区别。(新太硬件面试) 49、简述 latch 和 filp-flop 的异同。(未知) 50、LATCH 和 DFF 的概念和区别。(未知)

51、latch 与 register 的区别,为什么现在多用 register.行为级描述中 latch 如何产生的。 (南山之桥) 52、用 D 触发器做个二分颦的电路.又问什么是状态图。(华为) 53、请画出用 D 触发器实现 2 倍分频的逻辑电路?(汉王笔试) 54、怎样用 D 触发器、与或非门组成二分频电路?(东信笔试) 55、How many flip-flop circuits are needed to divide by 16 (Intel) 16 分频? 56、用 filp-flop 和 logic-gate 设计一个 1 位加法器,输入 carryin 和 current-stage,输出 carryout 和 next-stage. (未知) 57、用 D 触发器做个 4 进制的计数。(华为) 58、实现 N 位 Johnson Counter,N=5。(南山之桥) 59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器,15 进制的呢?(仕兰 微电子) 60、数字电路设计当然必问 Verilog/VHDL,如设计计数器。(未知) 61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥) 62、写异步 D 触发器的 verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 63、用 D 触发器实现 2 倍分频的 Verilog 描述? (汉王笔试) module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻辑器 件有哪些? b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。(汉王笔试) PAL,PLD,CPLD,FPGA。

module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 65、请用 HDL 描述四位的全加法器、5 分频电路。(仕兰微电子) 66、用 VERILOG 或 VHDL 写一段代码,实现 10 进制计数器。(未知) 67、用 VERILOG 或 VHDL 写一段代码,实现消除一个 glitch。(未知) 68、一个状态机的题目用 verilog 实现(不过这个状态机画的实在比较差,很容易误解 的)。(威盛 VIA 2003.11.06 上海笔试试题) 69、描述一个交通信号灯的设计。(仕兰微电子) 70、画状态机,接受 1,2,5 分钱的卖报机,每份报纸 5 分钱。(扬智电子笔试) 71、设计一个自动售货机系统,卖 soda 水的,只能投进三种硬币,要正确的找回钱 数。(1)画出 fsm(有限状态机);(2)用 verilog 编程,语法要符合 fpga 设计 的要求。(未知) 72、设计一个自动饮料售卖机,饮料 10 分钱,硬币有 5 分和 10 分两种,并考虑找零:(1) 画出 fsm(有限状态机);(2)用 verilog 编程,语法要符合 fpga 设计的要求;(3)设计 工程中可使用的工具及设计大致过程。(未知) 73、画出可以检测 10010 串的状态图,并 verilog 实现之。(威盛) 74、用 FSM 实现 101101 的序列检测模块。(南山之桥) a 为输入端,b 为输出端,如果 a 连续输入为 1101 则 b 输出为 1,否则为 0。 例如 a: 0001100110110100100110 b: 0000000000100100000000 请画出 state machine;请用 RTL 描述其 state machine。(未知) 75、用 verilog/vddl 检测 stream 中的特定字符串(分状态用状态机写)。(飞利浦-大唐 笔试) 76、用 verilog/vhdl 写一个 fifo 控制器(包括空,满,半满信号)。(飞利浦-大唐笔试) 77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x 为 4 位二进制整数输入信号。y 为二进制小数输出,要求保留两位小数。电源电压为 3~5v 假 设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程。(仕兰微 电子) 78、sram,falsh memory,及 dram 的区别?(新太硬件面试) 79、给出单管 DRAM 的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官 205 页图 9 -14b),问你有什么办法提高 refresh time,总共有 5 个问题,记不起来了。(降低温 度,增大电容存储容量)(Infineon 笔试) 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control (威盛笔试题

circuit design-beijing-03.11.09) 81、名词:sram,ssram,sdram 名词 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO)。 动态随机存储器的英文缩写(DRAM)。 名词解释,无聊的外文缩写罢了,比如 PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),FIR IIR DFT(离散 傅立叶变换)或者是中文的,比如:a.量化误差 b.直方图 c.白平衡

2010-02-27 19:23 ——IC 设计基础(流程、工艺、版图、器件)—— 1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与 集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、 DSP、ASIC、FPGA 等的概念)。(仕兰微面试题目) 2、FPGA 和 ASIC 的概念,他们的区别。(未知) 答案:FPGA 是可编程 ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。 根据一 个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成 电路。与 门阵列等其它 ASIC(Application Specific IC)相比,它们又具有设计开发周期 短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验 等优点 3、什么叫做 OTP 片、掩膜片,两者的区别何在?(仕兰微面试题目) 4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)

5、描述你对集成电路设计流程的认识。(仕兰微面试题目) 6、简述 FPGA 等可编程逻辑器件设计流程。(仕兰微面试题目) 7、IC 设计前端到后端的流程和 eda 工具。(未知) 8、 RTL synthesis 到 tape out 之间的设计 flow,并列出其中各步使用的 tool. 从 (未知) 9、Asic 的 design flow。(威盛 VIA 2003.11.06 上海笔试试题) 10、写出 asic 前期设计的流程和相应的工具。(威盛) 11、集成电路前段设计流程,写出相关的工具。(扬智电子笔试)先介绍下 IC 开发流程: 1.)代码输入(design input) 用 vhdl 或者是 verilog 语言来完成器件的功能描述,生成 hdl 代码 语言输入工具:SUMMIT MENTOR 图形输入: VISUALHDL RENIOR

composer(cadence); viewlogic (viewdraw)

2.)电路仿真(circuit simulation) 将 vhd 代码进行先前逻辑仿真,验证功能描述是否正确 数字电路仿真工具: Verolog: CADENCE SYNOPSYS MENTOR VHDL : CADENCE SYNOPSYS MENTOR Verolig-XL VCS Modle-sim NC-vhdl VSS Modle-sim

模拟电路仿真工具: ***ANTI HSpice pspice,spectre micro eesoft : hp

microwave:

3.)逻辑综合(synthesis tools) 逻辑综合工具可以将设计思想 vhd 代码转化成对应一定工艺手段的门级电路; 将 初级仿真 中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶 段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程?(仕兰微面试题目) 13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些 基本元素?(仕兰微面试题目) 14、描述你对集成电路工艺的认识。(仕兰微面试题目) 15、列举几种集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什么?(仕兰 微面试题目) 16、请描述一下国内的工艺现状。(仕兰微面试题目) 17、半导体工艺中,掺杂有哪几种方式?(仕兰微面试题目) 18、描述 CMOS 电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目) 19、解释 latch-up 现象和 Antenna effect 和其预防措施.(未知) 20、什么叫 Latchup?(科广试题) 21、什么叫窄沟效应? (科广试题) 22、什么是 NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是 PNP、NPN?他 们有什么差别?(仕兰微面试题目) 23、硅栅 COMS 工艺中 N 阱中做的是 P 管还是 N 管,N 阱的阱电位的连接有什么 要求?(仕兰微面试题目) 24、画出 CMOS 晶体管的 CROSS-OVER 图(应该是纵剖面图),给出所有可能的传 输特性和转移特性。(Infineon 笔试试题)

25、以 interver 为例,写出 N 阱 CMOS 的 process 流程,并画出剖面图。 (科广试 题) 26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process. (威盛笔试题 circuit design-beijing-03.11.09) 27、说明 mos 一半工作在什么区。(凹凸的题目和面试) 28、画 p-bulk 的 nmos 截面图。(凹凸的题目和面试) 29、写 schematic note(?), 越多越好。(凹凸的题目和面试) 30、寄生效应在 ic 设计中怎样加以克服和利用。(未知) 31、太底层的 MOS 管物理特***觉一般不大会作为笔试面试题,因为全是微电子 物理,公式推导太罗索,除非面试出题的是个老学究。IC 设计的话需要熟悉的 软件: Cadence, Synopsys, Avant,UNIX 当然也要大概会操作。 32、unix 命令 cp -r, rm,uname。(扬智电子笔试) _____________________________________________________________________ ______ ——单片机、MCU、计算机原理—— 1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向 和控制流流向。简述单片机应用系统的设计原则。(仕兰微面试题目) 2、画出 8031 与 2716(2K*8ROM)的连线图,要求采用三-八译码器,8031 的 P2.5,P2.4 和 P2.3 参加译码,基本地址范围为 3000H-3FFFH。该 2716 有没有重 叠地址?根据是什么?若有,则写出每片 2716 的重叠地址范围。(仕兰微面试 题目) 3、用 8051 设计一个带一个 8*16 键盘加驱动八个数码管(共阳)的原理图。 (仕 兰微面试题目) 4、PCI 总线的含义是什么?PCI 总线的主要特点是什么? (仕兰微面试题目) 5、中断的概念?简述中断的过程。(仕兰微面试题目) 6、如单片机中断几个/类型,编中断程序注意什么问题;(未知) 7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由 8051 完成。简

单原理如下:由 P3.4 输出脉冲的占空比来控制转速,占空比越大,转速越快; 而占空比由 K7-K0 八个开关来设置,直接与 P1 口相连(开关拨到下方时为"0", 拨到上方时为"1",组成一个八 位二进制数 N),要求占空比为 N/256。 (仕兰微面试题目) 下面程序用计数法来实现这一功能,请将空余部分添完整。 MOV P1,#0FFH LOOP1 :MOV R4,#0FFH -------MOV R3,#00H LOOP2 :MOV A,P1 -------SUBB A,R3 JNZ SKP1 -------SKP1:MOV C,70H MOV P3.4,C ACALL DELAY :此延时子程序略 --------------AJMP LOOP1 8、单片机上电后没有运转,首先要检查什么?(东信笔试题) 9、What is PC Chipset? (扬智电子笔试) 芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同, 通常分为 北桥芯片和南桥芯片。北桥芯片提供对 CPU 的类型和主频、内存的类型和最大容

量、 ISA/PCI/AGP 插槽、ECC 纠错等支持。南桥芯片则提供对 KBC(键盘控制器)、 RTC(实时时 钟控制器) USB 、 (通用串行总线) Ultra DMA/33(66)EIDE 数据传输方式和 ACPI 、 (高级 能源管理)等的支持。其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge)。 除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展, Intel 的 8xx 系列芯片组就是这类芯片组的代表, 它将一些子系统如 IDE 接口、 音效、 MODEM 和 USB 直 接接入主芯片,能够提供比 PCI 总线宽一倍的带宽,达到了 266MB/s。 10、如果简历上还说做过 cpu 之类,就会问到诸如 cpu 如何工作,流水线之 类的问题。(未知) 11、计算机的基本组成部分及其各自的作用。(东信笔试题) 12、 请画出微机接口电路中, 典型的输入设备与微机接口逻辑示意图 (数据接口、 控制接口、所存器/缓冲器)。 (汉王笔试) 13、cache 的主要部分什么的。(威盛 VIA 2003.11.06 上海笔试试题) 14、同步异步传输的差异(未知) 15、串行通信与同步通信异同,特点,比较。(华为面试题) 16、RS232c 高电平脉冲对应的 TTL 逻辑是?(负逻辑?) (华为面试题) _____________________________________________________________________ ______ ——信号与系统—— 1、的话音频率一般为 300~3400HZ,若对其采样且使信号不失真,其最小的采样 频率应为多大?若采用 8KHZ 的采样频率,并采用 8bit 的 PCM 编码,则存储一秒 钟的信号数据量有多大?(仕兰微面试题目) 2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。(华为面试题)

3、如果模拟信号的带宽为 5khz,要用 8K 的采样率,怎么办? (lucent) 两路? 4、信号与系统:在时域与频域关系。(华为面试题) 5、给出时域信号,求其直流分量。(未知) 6、给出一时域信号,要求(1)写出频率分量,(2)写出其傅立叶变换级数; (3)当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时,画出滤波后的 输出波形。(未知) 7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。(Infineon 笔 试试题) 8、拉氏变换和傅立叶变换的表达式及联系。(新太硬件面题) _____________________________________________________________________ ____ ——DSP、嵌入式、软件等—— 1、请用方框图描述一个你熟悉的实用数字信号处理系统,并做简要的分析;如 果没有, 也可以自己设计一个简单的数字信号处理系统,并描述其功能及用途。 (仕兰微 面试题目) 2、数字滤波器的分类和结构特点。(仕兰微面试题目) 3、IIR,FIR 滤波器的异同。(新太硬件面题) 4、拉氏变换与 Z 变换公式等类似东西,随便翻翻书把 如.h(n)=-a*h(n-1)+b*δ(n) a.求 h(n)的 z 变换;b.问该系统是否为稳定系统; c.写出 FIR 数字滤波器的差分方程;(未知) 5、DSP 和通用处理器在结构上有什么不同,请简要画出你熟悉的一种 DSP 结构 图。(信威 dsp 软件面试题) 6、说说定点 DSP 和浮点 DSP 的定义(或者说出他们的区别)(信威 dsp 软件面 试题) 7、说说你对循环寻址和位反序寻址的理解.(信威 dsp 软件面试题) 8、请写出【-8,7】的二进制补码,和二进制偏置码。用 Q15 表示出 0.5 和- 0.5.(信威 dsp 软件面试题)

9、DSP 的结构(哈佛结构);(未知) 10、嵌入式处理器类型(如 ARM),操作系统种类(Vxworks,ucos,winCE,linux), 操作系统方面偏 CS 方向了,在 CS 篇里面讲了;(未知) 11、有一个 LDO 芯片将用于对手机供电,需要你对他进行评估,你将如何设计你 的测试项目? 12、某程序在一个嵌入式系统(200M CPU,50M SDRAM)中已经最优化了,换到 零一个系统(300M CPU,50M SDRAM)中是否还需要优化?(Intel) 13、请简要描述 HUFFMAN 编码的基本原理及其基本的实现方法。 (仕兰微面试题 目) 14、说出 OSI 七层网络协议中的四层(任意四层)。(仕兰微面试题目) 15、A) (仕兰微面试题目) #i nclude void testf(int*p) { *p+=1; } main() { int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n); printf("Data value is %d ",*n); }

-----------------------------B) #i nclude void testf(int**p) { *p+=1; } main() {int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(&n); printf(Data value is %d",*n); } 下面的结果是程序 A 还是程序 B 的? Data value is 8 那么另一段程序的结果是什么? 16、那种排序方法最快? (华为面试题) 17、写出两个排序算法,问哪个好?(威盛) 18、编一个简单的求 n!的程序 。(Infineon 笔试试题) 19、用一种编程语言写 n!的算法。(威盛 VIA 2003.11.06 上海笔试试题) 20、用 C 语言写一个递归算法求 N!;(华为面试题)

21、给一个 C 的函数,关于字符串和数组,找出错误;(华为面试题) 22、防火墙是怎么实现的? (华为面试题) 23、你对哪方面编程熟悉?(华为面试题) 24、冒泡排序的原理。(新太硬件面题) 25、操作系统的功能。(新太硬件面题) 26、学过的计算机语言及开发的系统。(新太硬件面题) 27、一个农夫发现围成正方形的围栏比长方形的节省 4 个木桩但是面积一样.羊 的数目和正方形围栏的桩子的个数一样但是小于 36,问有多少羊?(威盛) 28、C 语言实现统计某个 cell 在某.v 文件调用的次数(这个题目真 bt) (威盛 VIA 2003.11.06 上海笔试试题) 29、用 C 语言写一段控制手机中马达振子的驱动程序。(威胜) 30、用 perl 或 TCL/Tk 实现一段字符串识别和比较的程序。(未知) 31、给出一个堆栈的结构,求中断后显示结果,主要是考堆栈压入返回地址存放 在低端地址还是高端。(未知) 32、一些 DOS 命令,如显示文件,拷贝,删除。(未知) 33、设计一个类,使得该类任何形式的派生类无论怎么定义和实现,都无法产生 任何对象实例。(IBM) 34、What is pre-emption? (Intel) 35、What is the state of a process if a resource is not available? (Intel) 36、三个 float a,b,c;问值(a+b)+c==(b+a)+c, (a+b)+c==(a+c)+b。(Intel) 37、把一个链表反向填空。 (lucent) 38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法? (Dephi) _____________________________________________________________________ _______ ——主观题——

1、你认为你从事研发工作有哪些特点?(仕兰微面试题目) 2、说出你的最大弱点及改进方法。(威盛 VIA 2003.11.06 上海笔试试题) 3、 说出你的理想。 说出你想达到的目标。 题目是英文出的, 要用英文回答。 (威 盛 VIA 2003.11.06 上海笔试试题) 4、我们将研发人员分为若干研究方向,对协议和算法理解(主要应用在网络通 信、图象语音压缩方面)、电子系统方案的研究、用 MCU、DSP 编程实现 电路功 能、用 ASIC 设计技术设计电路(包括 MCU、DSP 本身)、电路功能模块设计(包 括模拟电路和数字电路)、集成电路后端设计(主要是指综合及自动 布局布线 技术)、集成电路设计与工艺接口的研究。你希望从事哪方面的研究?(可以选 择多个方向。另外,已经从事过相关研发的人员可以详细描述你的研发经 历)。 (仕兰微面试题目) 5、请谈谈对一个系统设计的总体思路。针对这个思路,你觉得应该具备哪些方 面的知识?(仕兰微面试题目) 6、设想你将设计完成一个电子电路方案。请简述用 EDA 软件(如 PROTEL)进行 设计(包括原理图和 PCB 图)到调试出样机的整个过程。在各环节应注意哪些问 题?电源的稳定,电容的选取,以及布局的大小。(汉王笔试) 共同的注意点 1.一般情况下,面试官主要根据你的简历提问,所以一定要对自己负责,把简历 上的东西 搞明白; 2.个别招聘针对性特别强,就招目前他们确的方向的人,这种情况下,就要投其 所好,尽 量介绍其所关心的东西。 3.其实技术面试并不难,但是由于很多东西都忘掉了,才觉得有些难。所以最好 在面试前 把该看的书看看。 4.虽然说技术面试是实力的较量与体现,但是不可否认,由于不用面试官/公司 所专领域 及爱好不同,也有面试也有很大的偶然性,需要冷静对待。不能因为被拒,就否 认自己或

责骂公司。 5.面试时要 take it easy,对越是自己钟情的公司越要这样。

模拟电路 1、基尔霍夫定理的内容是什么? 基尔霍夫定律包括电流定律和电压定律 电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的 代数和恒等于零。 电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等 于零。 2、描述反馈电路的概念,列举他们的应用。 反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。 反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联 负反馈。 负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大 器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。 电压负反馈的特点:电路的输出电压趋向于维持恒定。 电流负反馈的特点:电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源元件 R、L 和 C 组成 有源滤波器:集成运放和 R、C 组成,具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后 还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波 电路的工作频率难以做得很高。 数字电路

1、同步电路和异步电路的区别是什么? 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所 有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连, 这有这些触发器的状态变化与时钟脉冲同步, 而其他的触发器的状态变化不与时 钟脉冲同步。 2、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上,要用 OC 门来实现,同时在输出端口加一个上拉电阻。 由于不用 OC 门可能使灌电流过大,而烧坏逻辑门。 3、解释 setup 和 hold time violation,画图说明,并说明解决办法。(威盛 VIA2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间 是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前 时钟上升沿 (如上升沿有效) 时间到达芯片, T 这个 T 就是建立时间-Setup time. 如不满足 setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时 钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果 hold time 不够,数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前, 数据信号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持 不变的时间。如果数据信号在时钟沿触发 前后持续的时间均超过建立和保持时 间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 4、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时 间不一致叫竞争。 产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。 5、名词:SRAM、SSRAM、SDRAM

SRAM:静态 RAM DRAM:动态 RAM SSRAM:Synchronous Static Random Access Memory 同步静态随机访问存储器。 它的一种类型的 SRAM。SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、 数据输入和其它控制信号均于时钟 信号相关。这一点与异步 SRAM 不同,异步 SRAM 的访问独立于时钟,数据输入和输出都由地址的变化控制。 SDRAM:Synchronous DRAM 同步动态随机存储器 6、FPGA 和 ASIC 的概念,他们的区别。(未知) 答案:FPGA 是可编程 ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。 根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定 制,半 定制集成电路。与 门阵列等其它 ASIC(Application Specific IC)相比,它们 又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、 质量稳定以及可实时在线检验等优点。 7、什么叫做 OTP 片、掩膜片,两者的区别何在? OTP means one time program,一次性编程 W0MTP means multi time program,多次性编程 OTP(One Time Program)是 MCU 的一种存储器类型 MCU 按其存储器类型可分为 MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM 等类型。 MASKROM 的 MCU 价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用 场合; FALSHROM 的 MCU 程序可以反复擦写,灵活性很强,但价格较高,适合对价格不 敏感的应用场合或做开发用途; OTP ROM 的 MCU 价格介于前两者之间,同时又拥有一次性可编程能力,适合既要 求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产 的电子产品。 8、单片机上电后没有运转,首先要检查什么? 首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电 压,看是否是电源电压,例如常用的 5V。接下来就是检查复位引脚电压是否正

常。分别测量按下复位按钮和放开复位按钮的电压值,看是否正确。然后再检查 晶振是否起振了,一般用示波器来看晶振引脚的波形,注意应该使用示波器探头 的 “X10”档。另一个办法是测量复位状态下的 IO 口电平,按住复位键不放, 然后测量 IO 口(没接外部上拉的 P0 口除外)的电压,看是否是高电平,如果不 是 高电平,则多半是因为晶振没有起振。 另外还要注意的地方是,如果使用片内 ROM 的话(大部分情况下如此,现在已经 很少有用外部扩 ROM 的了),一定要将 EA 引脚拉高,否则会出现程序乱 跑的情 况。 有时用仿真器可以, 而烧入片子不行, 往往是因为 EA 引脚没拉高的缘故 (当 然,晶振没起振也是原因只一)。经过上面几点的检查,一般即可排除故障 了。 如果系统不稳定的话,有时是因为电源滤波不好导致的。在单片机的电源引脚跟 地引脚之间接上一个 0.1uF 的电容会有所改善。如果电源没有滤波电容的 话, 则需要再接一个更大滤波电容,例如 220uF 的。遇到系统不稳定时,就可以并上 电容试试(越靠近芯片越好)。 硬件工程 10 问 10 答 2009-10-08 00:57 Q1:如何为开关电源电路选择合适的元器件和参数 Answer:很多的未使用过开关电源设计的工程师会对它产生一定的畏惧心理,比 如担心开关电源的干扰问题,PCB layout 问题,元器件的参数和类型选择问题 等。其实只要了解了,使用一个开关电源设计还是非常方便的。 一个开关电源一般包含有开关电源控制器和输出两部分,有些控制器会将 MOSFET 集成到芯片中去,这样使用就更简单了,也简化了 PCB 设计,但是设计 的灵活性就减少了一些。 开关控制器基本上就是一个闭环的反馈控制系统, 所以一般都会有一个反馈输出 电压的采样电路以及反馈环的控制电路。 因此这部分的设计在于保证精确的采样 电路,还有来控制反馈深度,因为如果反馈环响应过慢的话,对瞬态响应能力是 会有很多影响的。 而输出部分设计包含了输出电容,输出电感以及 MOSFET 等等,这些的选择基本 上就是要满足一个性能和成本的平衡,比如高的开关频率就可以使用小的 电感 值 (意味着小的封装和便宜的成本) 但是高的开关频率会增加干扰和对 MOSFET , 的开关损耗,从而效率降低。使用低的开关频率带来的结果则是相反的。 对于输出电容的 ESR 和 MOSFET 的 Rds_on 参数选择也是非常关键的,小的 ESR 可以减小输出纹波,但是电容成本会增加,好的电容会贵嘛。开关电源控制器驱 动能力也要注意,过多的 MOSFET 是不能被良好驱动的。 一般来说, 开关电源控制器的供应商会提供具体的计算公式和使用方案供工程师

借鉴的。 Q2:如何调试开关电源电路 Answer:有一些经验可以共享给大家 1: 电源电路的输出输出通过低阻值大功率电阻接到板内,这样在不焊电阻的情 况下可以先做到电源电路的先调试,避开后面电路的影响。 2: 一般来说开关控制器是闭环系统,如果输出恶化的情况超过了闭环可以控制 的范围,开关电源就会工作不正常,所以这种情况就需要认真检查反馈和采样电 路。特别是如果采用了大 ESR 值的输出电容,会产生很多的电源纹波,这也会影 响开关电源的工作的。 接地技术的讨论 Q3:为什么要接地? Answer: 接地技术的引入最初是为了防止电力或电子等设备遭雷击而采取的保护 性措施,目的是把雷电产生的雷击电流通过避雷针引入到大地,从而起 到保护 建筑物的作用。同时,接地也是保护人身安全的一种有效手段,当某种原因引起 的相线 (如电线绝缘不良, 线路老化等) 和设备外壳碰触时, 设备的外壳就会 有 危险电压产生,由此生成的故障电流就会流经 PE 线到大地,从而起到保护作用。 随着电子通信和其它数字领域的发展, 在接地系统中只考虑防雷和安全已远远不 能满足要求了。比如在通信系统中,大量设备之间信号的互连要求各设备都要有 一个基准‘地’作为信号的参考地。而且随着电子设备的复杂化,信号频率越来 越 高,因此,在接地设计中,信号之间的互扰等电磁兼容问题必须给予特别关 注,否则,接地不当就会严重影响系统运行的可靠性和稳定性。最近,高速信号 的信号回 流技术中也引入了“地”的概念。 Q4:接地的定义 Answer: 在现代接地概念中、对于线路工程师来说,该术语的含义通常是‘线路 电压的参考点’;对于系统设计师来说,它常常是机柜或机架;对电气工程师来 说,它是绿色 安全地线或接到大地的意思。一个比较通用的定义是“接地是电 流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。 Q5:常见的接地符号 Answer: PE,PGND,FG-保护地或机壳;BGND 或 DC-RETURN-直流-48V(+24V)电 源(电池)回流;GND-工作地;DGND-数字地;AGND-模拟地;LGND-防雷保 护地 Q6:合适的接地方式

Answer: 接地有多种方式,有单点接地,多点接地以及混合类型的接地。而单点 接地又分为串联单点接地和并联单点接地。一般来说,单点接地用于简单电路, 不同功能模块 之间接地区分,以及低频(f<1MHz)电子线路。当设计高频 (f>10MHz)电路时就要采用多点接地了或者多层板(完整的地平面层)。 Q7:信号回流和跨分割的介绍 Answer:对于一个电子信号来说,它需要寻找一条最低阻抗的电流回流到地的途 径,所以如何处理这个信号回流就变得非常的关键。 第一,根据公式可以知道,辐射强度是和回路面积成正比的,就是说回流需要走 的路径越长,形成的环越大,它对外辐射的干扰也越大,所以,PCB 布板的时候 要尽可能减小电源回路和信号回路面积。 第二,对于一个高速信号来说,提供有好的信号回流可以保证它的信号质量,这 是因为 PCB 上传输线的特性阻抗一般是以地层(或电源层)为参考来计算 的, 如果高速线附近有连续的地平面,这样这条线的阻抗就能保持连续,如果有段线 附近没有了地参考,这样阻抗就会发生变化,不连续的阻抗从而会影响到信号的 完整性。所以,布线的时候要把高速线分配到靠近地平面的层,或者高速线旁边 并行走一两条地线,起到屏蔽和就近提供回流的功能。 第三,为什么说布线的时候尽量不要跨电源分割,这也是因为信号跨越了不同电 源层后, 它的回流途径就会很长了, 容易受到干扰。 当然, 不是严格要求不能 跨 越电源分割, 对于低速的信号是可以的, 因为产生的干扰相比信号可以不予关心。 对于高速信号就要认真检查,尽量不要跨越,可以通过调整电源部分的走 线。 (这是针对多层板多个电源供应情况说的) Q8:为什么要将模拟地和数字地分开,如何分开? Answer:模拟信号和数字信号都要回流到地,因为数字信号变化速度快,从而在 数字地上引起的噪声就会很大,而模拟信号是需要一个干净的地参考工作的。如 果模拟地和数字地混在一起,噪声就会影响到模拟信号。

一般来说,模拟地和数字地要分开处理,然后通过细的走线连在一起,或者单点 接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非 常严格的要求模拟地和数字地必须分开, 如果模拟部分附近的数字地还是很干净 的话可以合在一起。 Q9:单板上的信号如何接地? Answer:对于一般器件来说,就近接地是最好的,采用了拥有完整地平面的多层 板设计后,对于一般信号的接地就非常容易了,基本原则是保证走线的连续性, 减少过孔数量;靠近地平面或者电源平面,等等。

Q10:单板的接口器件如何接地? Answer:有些单板会有对外的输入输出接口,比如串口连接器,网口 RJ45 连接 器等等,如果对它们的接地设计得不好也会影响到正常工作,例如网 口互连有 误码,丢包等,并且会成为对外的电磁干扰源,把板内的噪声向外发送。一般来 说会单独分割出一块独立的接口地,与信号地的连接采用细的走线连接,可 以 串上 0 欧姆或者小阻值的电阻。 细的走线可以用来阻隔信号地上噪音过到接口地 上来。同样的,对接口地和接口电源的滤波也要认真考虑。 Q11:带屏蔽层的电缆线的屏蔽层如何接地? Answer:屏蔽电缆的屏蔽层都要接到单板的接口地上而不是信号地上,这是因为 信号地上有各种的噪声,如果屏蔽层接到了信号地上,噪声电压会驱动共模电流 沿屏蔽层向外干扰,所以设计不好的电缆线一般都是电磁干扰的最大噪声输出 源。当然前提是接口地也要非常的干净。 1 充分了解各方的设计需求,确定合适的解决方案 启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基 于整个系统架构的需要, 应用软件部门的功能实现需要, 提高系统某方面能力 的 需要等等,所以作为一个硬件系统的设计者,要主动的去了解各个方面的需求, 并且综合起来,提出最合适的硬件解决方案。比如 A 项目的原始推动力来自于公 司 内部的一个高层软件小组, 他们在实际当中发现原有的处理器板 IP 转发能力 不能满足要求,从而对于系统的配置和使用都会造成很大的不便,所以他们提出 了对新 硬件的需求。根据这个目标,硬件方案中就针对性的选用了两个高性能 网络处理器, 然后还需要深入的和软件设计者交流, 以确定内存大小, 内部结构, 对外接口和 调试接口的数量及类型等等细节,比如软件人员喜欢将控制信令通 路和数据通路完全分开来,这样在确定内部数据走向的时候要慎重考虑。项目开 始之初是需要召开 很多的讨论会议的,应该尽量邀请所有相关部门来参与,好 处有三个,第一可以充分了解大家的需要,以免在系统设计上遗漏重要的功能, 第二是可以让各个部门了 解这个项目的情况,提早做好时间和人员上协作的准 备,第三是从感情方面讲,在设计之初各个部门就参与了进来,这个项目就变成 了大家共同的一个心血结晶,会 得到大家的呵护和良好合作,对完成工作是很 有帮助的。 2 原理图设计中要注意的问题 原理图设计中要有“拿来主义”, 现在的芯片厂家一般都可以提供参考设计的原 理图,所以要尽量的借助这些资源,在充分理解参考设计的基础上,做一些自己 的发挥。当主要的芯片选定以后,最关键的外围设计包括了电源,时钟和芯片间 的互连。 电源是保证硬件系统正常工作的基础,设计中要详细的分析:系统能够提供的电 源输入; 单板需要产生的电源输出; 各个电源需要提供的电流大小; 电源电路 效 率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如 A

项目中的网络处理器需要 1.25V 作为核心电压,要求精度在+5%- -3%之间,电 流需要 12A 左右,根据这些要求,设计中采用 5V 的电源输入,利用 Linear 的开 关电源控制器和 IR 的 MOSFET 搭建了合适的电源供应 电路,精度要求决定了输 出电容的 ESR 选择,并且为防止电流过大造成的电压跌落,加入了远端反馈的功 能。 时钟电路的实现要考虑到目标电路的抖动等要求,A 项目中用到了 GE 的 PHY 器 件,刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供 100MHz 时 钟,结果 GE 链路上出现了丢包,后来换成简单的时钟 Buffer 器件就解决了丢包 问题,分析起来就是内部的锁相环引入了抖动。 芯片之间的互连要保证数据的无误传输,在这方面,高速的差分信号线具有速率 高,好布线,信号完整性好等特点,A 项目中的多芯片间互连均采用了高速差分 信号线,在调试和测试中没有出现问题。 3 PCB 设计中要注意的问题 PCB 设计中要做到目的明确,对于重要的信号线要非常严格的要求布线的长度和 处理地环路,而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重 要的部分包括:电源的分割;内存的时钟线,控制线和数据线的长度要求;高速 差分线的布线等等。 A 项目中使用内存芯片实现了 1G 大小的 DDR memory,针对这个部分的布线是非 常关键的,要考虑到控制线和地址线的拓扑分布,数据线和时钟线的长度差别控 制等方面,在实现的过程中,根据芯片的数 据手册和实际的工作频率可以得出 具体的布线规则要求,比如同一组内的数据线长度相差不能超过多少个 mil,每 个通路之间的长度相差不能超过多少个 mil 等 等。当这些要求确定后就可以明 确要求 PCB 设计人员来实现了,如果设计中所有的重要布线要求都明确了,可以 转换成整体的布线约束,利用 CAD 中的自动布线 工具软件来实现 PCB 设计,这 也是在高速 PCB 设计中的一个发展趋势。 4 检查和调试 当准备调试一块板的时候,一定要先认真的做好目视检查,检查在焊接的过程中 是否有可见的短路和管脚搭锡等故障, 检查是否有元器件型号放置错误, 第一 脚 放置错误,漏装配等问题,然后用万用表测量各个电源到地的电阻,以检查是否 有短路,这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心 态,遇见问题是非常正常的,要做的就是多做比较和分析,逐步的排除可能的原 因,要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”,这样最 后一 定能调试成功。 5 一些总结的话 现在从技术的角度来说, 每个设计最终都可以做出来, 但是一个项目的成功与否, 不仅仅取决于技术上的实现,还与完成的时间,产品的质量,团队的配合密切相

关,所以良好的团队协作,透明坦诚的项目沟通,精细周密的研发安排,充裕的 物料和人员安排,这样才能保证一个项目的成功。 一个好的硬件工程师实际上就是一个项目经理,他/她需要从外界交流获取对自 己设计的需求, 然后汇总, 分析成具体的硬件实现。 还要跟众多的芯片和方案 供 应商联系,从中挑选出合适的方案,当原理图完成后,他/她要组织同事来进行 配合评审和检查, 还要和 CAD 工程师一起工作来完成 PCB 的设计。 与此同时, 还 要准备好 BOM 清单,开始采购和准备物料,联系加工厂家完成板的贴装。在调试 的过程中他/她要组织好软件工程师来一起攻关调试,配合测试工程师一起解决 测试中发现的问题,等到产品推出到现场,如果出现问题,还需要做到及时的支 持。所以做一个硬件设计人员要锻炼出良好的沟通能力,面对压力的调节能力, 同一 时间处理多个事务的协调和决断能力和良好平和的心态等等。 还有细心和认真,因为硬件设计上的一个小疏忽往往就会造成非常大的经济损 失,比如以前碰到一块板在 PCB 设计完备出制造文件的时候误操作造成了电源 层和地层连在了一起,PCB 板制造完毕后又没有检查直接上生产线贴装,到测试 的时候才发现短路问题,但是元器件已经都焊接到板上了,结果造成了几十万的 损 失。所以细心和认真的检查,负责任的测试,不懈的学习和积累,才能使得 一个硬件设计人员持续不断的进步,而后术业有所小成

模拟电路 基尔霍夫定理的内容是什么? 1、基尔霍夫定理的内容是什么? 基尔霍夫定律包括电流定律和电压定律 电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电 流的代数和恒等于零。 电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和 恒等于零。 描述反馈电路的概念,列举他们的应用。 2、描述反馈电路的概念,列举他们的应用。 反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。 反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流 并联负反馈。 负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善 放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。 电压负反馈的特点:电路的输出电压趋向于维持恒定。 电流负反馈的特点:电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源元件 R、L 和 C 组成 有源滤波器:集成运放和 R、C 组成,具有不用电感、体积小、重量轻等优 点。 集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电 路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源 滤波电路的工作频率难以做得很高。

数字电路 1、同步电路和异步电路的区别是什么? 同步电路和异步电路的区别是什么? 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因 而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相 连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不 与时钟脉冲同步。 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 2、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上,要用 OC 门来实现,同时在输出端口加一个上拉电阻。 由于不用 OC 门可能使灌电流过大,而烧坏逻辑门。 violation,画图说明,并说明解决办法。( 。(威盛 3、解释 setup 和 hold time violation,画图说明,并说明解决办法。(威盛 上海笔试试题) VIA2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立 时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应 提前时钟上升沿 (如上升沿有效) 时间到达芯片, T 这个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器,只有在下 一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如 果 hold time 不够,数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边 沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需 要保持不变的时间。如果数据信号在时钟沿触发 前后持续的时间均超过建立和 保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) ?(汉王笔试 4、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门 的时间不一致叫竞争。 产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。 名词:SRAM、SSRAM、 5、名词:SRAM、SSRAM、SDRAM SRAM:静态 RAM DRAM:动态 RAM SSRAM:Synchronous Static Random Access Memory 同步静态随机访问存储 器。它的一种类型的 SRAM。SSRAM 的所有访问都在时钟的上升/下降沿启动。地 址、数据输入和其它控制信号均于时钟 信号相关。这一点与异步 SRAM 不同,异 步 SRAM 的访问独立于时钟,数据输入和输出都由地址的变化控制。 SDRAM:Synchronous DRAM 同步动态随机存储器 的概念,他们的区别。(未知) 。(未知 6、FPGA 和 ASIC 的概念,他们的区别。(未知) 答案:FPGA 是可编程 ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制 造的。 根据一个用户的特定要求, 能以低研制成本, 短、 交货周期供货的全定制, 半定制集成电路。与 门阵列等其它 ASIC(Application Specific IC)相比,它 们又具有设计开发周期短、 设计制造成本低、 开发工具先进、 标准产品无需测试、 质量稳定以及可实时在线检验等优点。

掩膜片,两者的区别何在? 7、什么叫做 OTP 片、掩膜片,两者的区别何在? OTP means one time program,一次性编程 MTP means multi time program,多次性编程 OTP(One Time Program)是 MCU 的一种存储器类型 MCU 按其存储器类型可分为 MASK(掩模)ROM、OTP(一次性可编程)ROM、 FLASHROM 等类型。 MASKROM 的 MCU 价格便宜,但程序在出厂时已经固化,适合程序固定不变的 应用场合; FALSHROM 的 MCU 程序可以反复擦写,灵活性很强,但价格较高,适合对价格 不敏感的应用场合或做开发用途; OTP ROM 的 MCU 价格介于前两者之间,同时又拥有一次性可编程能力,适合 既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速 量产的电子产品。 单片机上电后没有运转,首先要检查什么? 8、单片机上电后没有运转,首先要检查什么? 首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的 电压,看是否是电源电压,例如常用的 5V。 接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位 按钮的电压值,看是否正确。 然后再检查晶振是否起振了,一般用示波器来看晶振引脚的波形,注意应该 使用示波器探头的“X10”档。另一个办法是测量复位状态下的 IO 口电平,按住 复位键不放,然后测量 IO 口(没接外部上拉的 P0 口除外)的电压,看是否是高 电平,如果不是高电平,则多半是因为晶振没有起振。 另外还要注意的地方是,如果使用片内 ROM 的话(大部分情况下如此,现在 已经很少有用 外部扩 ROM 的了),一定要将 EA 引脚拉高,否则会出现程序乱跑 的情况。有时用仿真器可以,而烧入片子不行,往往是因为 EA 引脚没拉高的缘 故(当然,晶振 没起振也是原因只一)。经过上面几点的检查,一般即可排除 故障了。如果系统不稳定的话,有时是因为电源滤波不好导致的。在单片机的电 如果电源没有滤波电容 源引脚跟地引脚之间接上一个 0.1uF 的电容会有所改善。 的话,则需要再接一个更大滤波电容,例如 220uF 的。遇到系统不稳定时,就可 以并上电容试试(越靠近芯片越好)。

软件测试工程师

01.为什么要在一个团队中开展软件测试工作? 软件测试工作 软件测试工作 保证软件质量的最后一道关口。 02.您是否了解以往所工作的企业的软件测试过程?如果了解,请试述在这个过 程中都有哪些工作要做?分别由哪些不同的角色来完成这些工作? 测试计划->测试设计(测试用例,测试数据)->测试执行(单元测试 单元测试,集成测试, 单元测试 系统测试,回归测试) 03. 您所熟悉的软件测试类型都有哪些?请试着分别比较这些不同的测试类型 的区别与联系(如功能测试 性能测试 功能测试、性能测试 功能测试 性能测试……) 易用性测试-界面的友好性,操作方便性等。

功能测试-系统中功能性需求的满足 安全性测试-系统是否存在安全隐患和漏洞 性能测试-系统在大并发下的响应速度和健壮性 04.请试着比较一下黑盒测试、白盒测试、单元测试、集成测试、系统测试、验 收测试的区别与联系。 黑盒/白盒:主要区别在是否了解系统或程序的内部结构和代码 单元测试:关注某一个单元,函数,模块的正确性,一般需要编写相关测试代码。 集成测试:模块或模块直接的集成接口测试,单个模块测试 系统测试:一个完整功能的完全测试。 05.测试计划工作的目的是什么?测试计划工作的内容都包括什么?其中哪些是 最重要的? 提前安排出测试工具选择, 测试类型选择, 人员需求, 保证和项目开发协调一致, 保证测试工作顺利进行。 06.您认为做好测试计划工作的关键是什么? 了解项目或系统的业务需求 和项目经理协调好,了解项目的进度计划安排情况 07.您所熟悉的测试用例设计方法都有哪些?请分别以具体的例子来说明这些方 法在测试用例设计工作中的应用。 边界值/等价类/业务流程图分析和状态转换分析/业务逻辑分析 08.您认为做好测试用例设计工作的关键是什么? 对业务和软件需求非常清楚,可以根据需求不同选择不同的测试用例设计 09.您以往的工作中是否曾开展过测试用例的评审工作?如果有,请描述测试用 例评审的过程和评审的内容。 评审计划->预审->评审; 评审内容主要是测试用例对软件需求的覆盖程度,对于相关边界是否考虑,是否 针对复杂流程准备多套测试数据,是否有专门针对非功能性需求的测试。 10.您以往是否曾经从事过性能测试工作?如果有,请尽可能的详细描述您以往 的性能测试工作的完整过程。 制订计划->选择测试功能->选择测试工具->录制脚本->运行测试->分析结果 11.您在从事性能测试工作时,是否使用过一些测试工具?如果有,请试述该工 具的工作原理, 并以一个具体的工作中的例子描述该工具是如何在实际工作中应 用的。 微软 WAS,LoadRunner 12.您认为性能测试工作的目的是什么?做好性能测试工作的关键是什么? 关键是测试脚本的录制,测试时候测试环境的干净。 13.在您以往的工作中,一条软件缺陷(或者叫 Bug)记录都包含了哪些内容? 如何提交高质量的软件缺陷(Bug)记录? 缺陷名词/描述/缺陷等级/严重程度/发现模块/发现步骤和过程/是否可以重现 14.您以往所从事的软件测试工作中, 是否使用了一些工具来进行软件缺陷 (Bug) 的管理?如果有,请结合该工具描述软件缺陷(Bug)跟踪管理的流程。 CQ,也可以使用 BugFree 等免费工具。 15.您如何看待软件过程改进?在您曾经工作过的企业中,是否有一些需要改进 的东西呢?您期望的理想的测试人员的工作环境是怎样的? 将先进的经验或思想固化到过程中,通过过程改进和能力提高来改进软件质量。

软件测试-常见面试题(转载) 软件测试 常见面试题(转载) 常见面试题
标签: 软件测试 面试 2009-10-29 13:08

常见测试类型的区别与联系。 常见测试类型的区别与联系。 1 白盒测试:关注软件内部结构和程序的设计实现,主要测试依据是设计文档. 2 黑盒测试:不关心软件内部结构,只关心输入输出,主要测试依据是需求文 档. 3 单元测试:一般由开发小组采用白盒方式来测试, 主要测试单元是否符合详细 设计规格说明书的要求。 4 集成测试界于单元测试和系统测试之间,起到“桥梁作用”,一般由测试小 组或开发小组采用白盒+黑盒的方式来测试, 主要测试模块接口,及集成后的整体 功能,验证与概要设计规格说明书的符合度。 5 系统测试:一般由独立测试小组采用黑盒方式来测试,主要测试系统是否符合 需求规格说明书的要求。 6 验收测试与系统测试非常相似,主要区别是测试人员不同,验收测试由用户 代表或最终用户执行。

您所熟悉的软件测试类型都有哪些? 您所熟悉的软件测试类型都有哪些? 1. 功能测试:完全不考虑程序内部逻辑结构,针对软件界面和功能进行测试。 检查程序功能是否符合需求规格说明书的规定。 2. 性能测试:是通过自动化的测试工具模拟多种正常、峰值以及异常负载条 件来对系统的各项性能指标进行测试。负载测试和压力测试都属于性能测试,两 者可以结合进行。 3. 负载测试:测试一个应用在不同负荷下的表现,例如测试一个 Web 站点在 大量的负荷下,何时系统的响应会退化或失败。 4. 强迫测试:在交替进行负荷和性能测试时常用的术语。也用于描述在异乎 寻常的重载下的系统功能测试之类的测试,如某个动作或输入大量的重复,大量 数据的输入,对一个数据库系统大量的复杂查询等。

5. 可用性测试:对“用户友好性”的测试。显然这是主观的,且将取决于目 标最终用户或客户。 用户面谈、 调查、 用户对话和录象及其他一些技术都可使用。 程序员和测试员通常都不宜做可用性测试。 6. 安装/卸载测试:对软件的全部、部分或升级安装/卸载处理过程的测试。

7. 恢复测试:测试一个系统从异常中能否很好地恢复,如遇到系统崩溃、硬 件损坏或其他灾难性问题。 8. 安全测试:测试系统在防止非授权的内部或外部用户的访问或故意破坏等 情况时怎么样。这可能需要复杂的测试技术。 9. 兼容测试: 测试软件在一个特定的硬件/软件/操作系统/网络等环境下的性 能如何。 10. 比较测试:与竞争伙伴的产品的比较测试,如软件的弱点、优点或实力。

11. Alpha 测试:在系统开发接近完成时对应用系统的测试;测试后,仍然会 有少量的设计变更。这种测试一般由用户代表完成,测试员记录问题。 12. Beta 测试:当开发和测试完成后对 Beta 版本所做的测试,这种测试一般 由最终用户完成,不能由程序员或测试员完成。 alpha 和 beta 测试都不属于验收测试 经常有人会认为 alpha 和 beta 测试属于验收测试,甚至一些测试书籍上也没 有明确说清楚,但我们测试培训中心的老师讲, alpha 和 beta 测试都不属于验收 测试,我认为比较有道理.老师讲解意思如下: 对于软件项目来说,在系统测试后,有验收测试(有用户参与); 对于软件产品来讲,在系统测试后,有 alpha 和 beta 测试: alpha 测试是测试环境尽量真实,由软件公司内部人员模拟各类用户对即将 面世的软件产品进行测试, 测试人员在一旁记录发现的问题和缺陷. beta 测试是由典型用户在日常工作中实际使用 beta 版本,并要求用户报告 异常情况,提出意见.

一套面试题

一、判断 1. Beta 测试是验收测试的一种。(N) 2. 项目立项前测试人员不需要提交任何工作。(Y)

3. 负载测试是验证要检验的系统的能力最高能达到什么程度。(N) 4. 代码评审员一般由测试人员担任。(N) 6. 集成测试计划在需求分析阶段末提交。(N) 二、选择 1. 软件验收测试的合格通过准则是:(ABCD) A. 软件需求分析说明书中定义的所有功能已全部实现, 性能指标全部达到要 求 B. 所有测试项没有残余一级、二级和三级错误 C. 立项审批表、需求分析文档、设计文档和编码实现一致 D. 验收测试工件齐全 2. 软件测试计划评审会需要哪些人员参加?(ABCD) A. 项目经理 B. QA C. CMO D. 测试组 3. 下列关系 alpha 测试的描述中正确的是(A) A. alpha 测试需要用户代表参加 B. alpha 测试不需要用户代表参加 C. alpha 测试是系统测试的一种 D. alpha 测试是验收测试的一种 4. 测试设计阶段的任务(BC) A. 制定测试计划 B. 设计测试用例 C. 设计测试过程、脚本 D. 评估测试活动 三、问答 1. 什么是软件测试? 软件测试就是使用人工或自动化的手段运行或测试某个系统的过程,其目的 在于检验它是否满足规定的需求或是弄清预期结果与实际结果之间的差别. 2. 系统测试的策略有哪些? 系统测试的策略主要指系统测试方法和目标.系统测试方法包括功能测试、 性 能测试、压力测试,容量测试,安全性测试,GUI 测试,可用性测试,安装测试,配置 测试,恢复性测试,备份测试,健壮性测试,文档测试,在线帮助测试,网络测试,稳 定性测试。 3. 什么是白盒测试、黑盒测试、回归测试? 白盒测试就是将被测程序看做一个打开的盒子,根据程序的内部结构进行测 试用例设计,检验内部操作是否按规定执行. 黑盒测试不考虑程序的内部结构和内部特性,根据程序的外部特性或输入输 出进行测试用例设计和执行. 回归测试就是验证修改完提交的缺陷或增加了新功能等进行的程序修改后是 否导致原有正常功能失效或引起新的 bug. 4. 分别给出增加、删除、修改、查询的 SQL 语句基本结构 增加:insert into <表名>[<属性列 1>,...]

values(<常量 1>,...); 删除:delete from <表名> [where <条件>;] 修改:update <表名> set <列名>=<表达式> [where <条件>;] 查询: select * from 表名 [where <条件>] [group by <列名 1>] [order by <列名 2>]; 5. 进程间的通讯方式有哪些? 消息传递、同步、共享内存区、过程调用 四、逻辑思维 1. 7 个人用 7 小时挖了 7 米的沟, 以同样速度在 50 小时挖 50 米的沟要多少人? 7人 2. 一个屋子有一个门(门是关闭)和 3 盏点灯,屋外有 3 个开关,分别与这 3 盏灯相连。你可随意操纵这些开关,可一旦你将门打开,就不能变换开关了。如 何确定每个开关具体管哪盏灯? 开一灯 5 分钟,换另一个,进去,,一灯热、一灯亮、一灯原始状态。

如果能够执行完美的黑盒测试,还需要进行白盒测试吗? 如果能够执行完美的黑盒测试,还需要进行白盒测试吗?

黑盒测试:从用户角度出发,根据规格说明设计测试用例,并不涉及程序的 内部特性和内部结构, 只依靠被测程序输入和输出之间的关系或程序的功能设计 测试用例。黑盒测试有两个显著特点: (1)黑盒测试与软件的具体实现过程无关,在软件实现的过程发生变化时, 测试用例仍然可以用。 (2)黑盒测试用例的设计可以和软件实现同时进行,这样能够压缩总的开发 时间。 黑盒测试主要是为了发现以下几类错误: 1、是否有不正确、遗漏或额外的功能实现? 2、在接口上,输入是否能正确的接受?能否输出正确的结果? 3、是否有数据结构错误或外部信息(例如数据文件)访问错误?

4、性能上是否能够满足要求? 5、是否有初始化或终止性错误? 白盒测试:已知程序的内部结构,检查内部操作是否按规定执行。主要对程序 细节进行严密检验,针对特定条件和循环设计测试用例,对程序的逻辑路径进行 测试。 通过在程序的不同点检查程序状态, 确定实际状态是否与预期的状态一致。 白盒测试主要是想对程序模块进行如下检查: 1、程序的所有语句至少执行一次。 2、对所有的逻辑条件都能至少执行一次。 3、在循环的边界和运行的界限内执行循环体。 4、测试内部数据结构的有效性,等等。 从以上可以看出就算执行了完美的黑盒测试也是无法测试程序内部特定部 位,另外当规格说明本身有误,也不能发现问题。而白盒测试能对程序的内部特 定部位进行覆盖测试,所以黑盒和白盒测试为互补关系,结合起来进行测试用例 的设计更为合理。 经验表明,通常在进行单元测试时采用白盒测试方法,集成测试采用灰盒测试方 法,系统测试采用黑盒测试方法


赞助商链接
相关文章:
电子通信类相关专业面试
电子通信类相关专业面试_面试_求职/职场_实用文档。漫漫找工路 Sakura 老年记事...大多数是选择题,最后有几 道关于百度产品的开放性论述题, 让你对一些产品进行...
电子工程师招聘笔试题及详细解析(不看后悔)
电子工程师招聘笔试题及详细解析(不看后悔)_电子/电路_工程科技_专业资料。一...电子工程师面试题整理 9页 5下载券 ©2018 Baidu |由 百度云 提供计算服务...
电子类公司笔试题精选
电子类公司笔试题精选 - 电子类公司笔试题精选 电子类公司笔试题精选 一、模拟电路 1 基尔霍夫定理的内容是什么?(仕兰微电子) 基尔霍夫电流定律是一个电荷守恒...
电子专业面试笔试题库师,师兄师姐们留下的
电子专业面试笔试题库师,师兄师姐们留下的_面试_求职/职场_实用文档。题目篇: Gate Level Circuit Design 1. Implement XOR logic with 1 MUX and 1 INV; 2...
各大公司电子类招聘题目精选
各大公司电子类招聘题目精选_公务员考试_资格考试/认证_教育专区。各大公司电子类招聘题目精选www.huatu.com 各大公司电子类招聘题目精选 1.一般情况下,面试官主要...
电子工程师招聘笔试题及详细解析(不看后悔)
电子工程师招聘笔试题及详细解析(不看后悔)_电子/电路_工程科技_专业资料。一...18 (华为面试题) 25、LC 正弦波振荡器有哪几种三点式振荡电路,分别画出其...
常见电子类硬件笔试面试试题整理+答案
常见电子类硬件笔试面试试题整理+答案_求职/面试_求职/职场_应用文书。常见电子类硬件笔试面试试题整理+答案硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么? 基尔...
一份电子专业完整面试题
电子技术员测试题 4页 2财富值 公司笔试面试 模电数电知识... 19页 2财富值 单片机笔试复习资料 12页 8财富值如要投诉违规内容,请到百度文库投诉中心;如要提...
各大公司电子工程师面试试题
百度文库 专业资料 工程科技 电子/电路上传文档支持以下设备:扫二维码下载 Android...各大公司招聘电子工程师(偏硬件)的面试题.各大公司招聘电子工程师(偏硬件)的面...
大馈赠!!!电子类最新面试试题(各大公司常见面试试题)
电子类最新面试试题(各大公司常见面试试题 电子类最新面试试题 各大公司常见面试试题) 各大公司常见面试试题 仕兰微面试题目 电子类 说明: 1、笔试共分两部分:第...
更多相关标签: