当前位置:首页 >> 信息与通信 >>

四路抢答器课程设计报告 用到的芯片有74LS20和74LS20


电子科学系电子信息科学与技术

课程设计报告

课题题目:四路智能抢答器 课题题目:四路智能抢答器
一、课程设计目的 本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而 设置的一门实践性课程,起到巩固所学知识,加强综合能力,培养电路设计 能力,提高实验技术,启发创新思想的效果。 二、初始条件: 初始条件:

本课程设计, 要求用集成电路: 74LSl48, 74LS192,74LS175, 74LS160,74LS00, 74LS04,74LS20,74LS48,74LS32,555 定时器和其它器件等,实现四路定时抢 答功能。 三、要求完成的主要任务: 要求完成的主要任务
1、 可同时供 4 名选手(或代表队)参赛,其编号分别是 1 到 4,各用一

个抢答按钮,按钮的编号与选手的编号相对应。给节目主持人设置一个控制 开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
2、抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答

按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提 示;同时封锁输入电路,禁止其它选手抢答。
3、抢答器具有定时抢答的功能,且一次抢答的时间为 10 秒。当主持人启

动“开始”键后,要求定时器立即进行加计时,并用显示器显示。
4、参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,

显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为 止;如果定时抢答的时间已到,而没有选手抢答时,并封锁输入电路,禁止 选手超时后抢答,定时显示器上显示 0。

目录
1 功能介绍…………………………………………………3
1.1 主要功能介绍…………………………………………3 1.2 扩展功能介绍…………………………………………3
1

2 总体方案设计………………………………………….. 3 单元模块设计…………………………………………..

…3 …4

3.1 抢答器控制端电路功能介绍…………………………………4 3.2 定时时间电路………………………………………………. 3.3 控制电路和报警电路……………………………………….

…5 …5

3.4 振荡电路………………………………………………………….6

4 主要芯片介绍

………………………………………………7

4.1 优先编码器 74LS148……………………………………7 4.2 计数器 74LS192…………………………………………8

……9 6 系统调试 ……………………………………………... …9 7 参考文献……………………………………………….. …11

5 四人抢答器仿真……………………………………….

1 功能介绍
1.1 主要功能介绍
(1)抢答器最多可供 4 名选手参赛,编号为 1~4 号,各队分别用一个按钮(分别为 J1、 J2、J3、J5)控制,并设置一个系统清零和抢答控制开关 J4,J7,该开关由主持人控制。 (2)抢答器具有数据锁存功能,并将锁存数据用 LED 数码管显示出来,直到主持人清零。 (3)开关 J4 作为清零及抢答控制开关(由主持人控制) ,当开关 J4 被按下时抢答电路清 零,当开关 J7 松开后则允许抢答。输入抢答信号由抢答按钮开关 J1、J2、J3、J5 实现。
2

(4)有抢答信号输入(开关 J1、J2、J3、J5 中的任意一个开关被按下)时,并显示出相 对应的组别号码。此时再按其他任何一个抢答器开关均无效,指示灯依旧“保持” 第一个开 关按下时所对应的状态不变。
设计要求

1.2 扩展功能介绍 扩展功能介绍
(1)抢答器具有定时抢答的功能,且一次抢答的时间为 3 秒。当节目主持人启动“开始” 键后,要求定时器立即减计时,并用显示器显示。 (2)参加选手在未开始抢答时按下抢答键,则犯规。显示器上显示并闪烁选手的编号。 (3)参加选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的 编号和抢答时刻的时间,并保持到主持人将系统清零为止。 (4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,封锁输入电路,禁 止选手超时后抢答,时间显示器上显示并闪烁 0。

2 总体方案设计
设计要求 设计要求 (1)主持人有开始键和复位键,按下开始键后才能开始抢答,否则犯规。 (2)用数码管显示,正常抢答后显示抢到的队号,如果犯规则闪烁显示队号。 (3)如果 3 秒内没有抢答,则说明该题超时作废,用 0 闪烁表示。 (4)复位键用于恢复犯规或超时状态 如图 1 所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到"清零"状态, 抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置;开始"状 态,宣布"开始"抢答器工作。定时器倒计时。选手在定时时间内抢答时,抢答器完成:优 先判断、编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显 示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

3

图1

3 单元模块设计 单元模块设计
3.1 抢答器控制端电路功能介绍 . 抢答器控制端 控制端电路功能介绍
设计电路见图 2 所示。电路选用优先编码器 74LS148 和锁存器 74LS175 来完成。 该电路主要完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时 译码显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键, 其按键操作无效。工作过程:开关自上而下,分别是 J1,J2,J3 J4,J5,J5 是控制清零端, 当 J5 闭合 (清零) 计时模块 74LS160 的 MR 端和抢答模块 74LS175 的 MR 端都置 1, 时, 使整个模块处于等待工作状态;当 J5 断开时,抢答器处于等待工作状态,当有选手将抢 答按键按下时(如按下 J2),74LS148 的输出经 74LS48 译码器接到七段显示电路处于 工作状态,4Q3Q2Q=010,经译码显示为“2”。此外,MR=1,使 74LS148 优先编码工作 标志端(图中 2 号端)=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时, 74LS148 的 此时由于仍为 CTR=1,使优先编码工作标志端为 1,所以 74LS148 仍处于 禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由 主持人将 J5 开关重新置“清零”然后才可能进行。

4

图2

3.2 定时时间电路功能介绍 . 定时时间电路功能介绍 原理及设计:
该部分主要由 555 定时器秒脉冲产生电路、 十进制同步加法计数器 74LS160、 十进制减法 计数器 74LS192、74LS48 译码电路和 1 个 7 段数码管即相关电路组成。具体电路如图 3 所示。一块 74LS192 实现减法计数,通过译码电路 74LS48 显示到数码管上,其时钟信号 由时钟产生电路提供。74192 的预置数控制端实现预置数,当有人抢答时,停止计数并显 示此时的倒计时时间;如果没有人抢答,且倒计时时间到时, 输出低电平到时序控制电 路,之后选手抢答无效。

5

图3

3.3 控制电路和报警电路 .
由 555 芯片构成多谐振荡电路 ,555 的输出信号再经或门控制时序。 控制电路包括时序和 报警两个电路 ,如图 3 所示。控制电路需具有以下几个功能: 主持人闭合开关,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,抢答电路和计 时电路停止工作; 抢答时间到 ,无人抢答 ,抢答电路和计时电路停止工作

3.4 振荡电路
本系统需要产生频率为 500KHZ 的脉冲信号,用于触发器的 CP 信号,及频率为 1HZ 信号 用于计时电路。以上电路可用 555 定时器组成,也可用石英晶体组成的振荡器经过分频得 到。
6

4 主要芯片介绍 主要芯片介绍
4.1 . 优先编码器 74LS148
74LS148 为 8 线-3 线优先编码器,表 4.1.1 为其真值表,表 4.1.2 为其功能表, 图 4.1.1 为其管脚图。

I4 I5 I6 I7 S(E) Y2 Y1 GND

1 2 3 4 5 6 7 8

16 15 14 74LS148 13 12 11 10 9 (b)

V CC YS YEX I3 I2 I1 I0 Y0

表 4.1.2

74LS148 管脚图 74LS148 8 线—3 线二进制编码器真值表

74LS148 工作原理如下: 该编码器有 8 个信号输入端,3 个二进制码输出端。此外,电路还设置了输入使能端 EI,输出使能端 EO 和优先编码工作状态标志 GS。 当 EI=0 时,编码器工作;而当 EI=1 时,则不论 8 个输入端为何种状态,3 个输出 端均为高电平,且优先标志端和输出使能端均为高电平,编码器处于非工作状态。这种情 况被称为输入低电平有效,输出也为低电来有效的情况。当 EI 为 0,且至少有一个输入端 有编码请求信号(逻辑 0)时,优先编码工作状态标志 GS 为 0。表明编码器处于工作状 态,否则为 1。
7

由功能表可知,在 8 个输入端均无低电平输入信号和只有输入 0 端(优先级别最低位)有 低电平输入时,A2A1A0 均为 111,出现了输入条件不同而输出代码相同的情况,这可由 GS 的状态加以区别,当 GS=1 时,表示 8 个输入端均无低电平输入,此时 A2A1A0=111 为非编码输出;GS=0 时,A2A1A0=111 表示响应输入 0 端为低电平时的输出代码(编 码输出)。EO 只有在 EI 为 0,且所有输入端都为 1 时,输出为 0,它可与另一片同样器 件的 EI 连接,以便组成更多输入端的优先编码器。 从功能表不难看出,输入优先级别的次为 7,6,……,0。输入有效信号为低电平, 当某一输入端有低电平输入,且比它优先级别高的输入端无低电平输入时,输出端才输出 相对应的输入端的代码。例如 5 为 0。且优先级别比它高的输入 6 和输入 7 均为 1 时,输 出代码为 010,这就是优先编码器的工作原理

4.3

计数器 74LS192

74LS192 具有下述功能: ①异步清零:CR=1,Q3Q2Q1Q0=0000 ②异步置数:CR=0,LD=0,Q3Q2Q1Q0=D3D2D1D0 ③保持: CR=0,LD=1,CPU=CPD=1,Q3Q2Q1Q0 保持原态

④加计数:CR=0, LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0 按加法规律计数 ⑤减计数:CR=0, LD=1,CPU=1,CPD= CP,Q3Q2Q1Q0 按减法规律计数 74LS192 是双时钟方式的十进制可逆计数器。 CPU 为加计数时钟输入端,CPD 为减计数时钟输入端。 LD 为预置输入控制端,异步预置。 CR 为复位输入端,高电平有效,异步清除。 CO 为进位输出:1001 状态后负脉冲输出 BO 为借位输出:0000 状态后负脉冲输出。

图 4.3. 74LS192 管脚引线图

8

5 四人抢答器仿真
按照总体电路图在仿真软件 proteus7.5 上一一选择芯片并进行连接, 然后启动开关观 察。下面,我们分两部分对设计出的电路进行 proteus7.5 仿真。我们将各部分电路在 proteus7.5 上连接好后,为各个电阻和电容选取适当值,为各个开关设置好适当的键盘打 开数值(例如,为某一开关设为 1 连接,则启动 proteus7.5m 仿真按钮后,在键盘上按 1 则此开关就由断开状态变为连接状态)然后打开 proteus7.5 的开关,即可根据显示器上 显示的数字以及二极管的亮灭情况来判断电路设计是否成功。

6 系统调试
把上面所设计的单元电路连接起来可得到整机电路。 7.1 抢答显示功能测试(图 4) 7.2 清零功能测试(图 5) 7.3 倒计时功能测试(图 6)

图4

9

图5

图6

10

7 参考文献
【1】 阎 石. 数字电子电路. 北京:高等教育出版社. 2007 【2】 康华光. 电子技术基础(数字部分). 北京:高等教育出版社. 2000 【3】 任为民. 数字电子电路学习和实验指导. 北京:广播电视大学出版社. 1992

11


相关文章:
抢答器设计
1、设计方案当三位选手中有一人抢先按下抢答器按键时,电路将该信号送至显 示器, 同时将其他选手按键信号屏蔽, 通过 74LS175 四 D 触发器及 74LS20 四输入...
更多相关标签: