当前位置:首页 >> 学科竞赛 >>

智力竞赛抢答装置的设计


“三性实验”报告册
课程名称: 电子技术实验(模电 、数电 ) 实验项目名称: 智力竞赛抢答装置的设计 学 专 班 院: 业: 级: 电子科学与技术 电子科学与技术

报 告 人: 学 号:

指导教师: 实验时间: 提交时间:
实验结论: 本实验通过同步 D 触发器、555 电路、计数器、共阴数码管、数码管译码器、四

路(二路)与非门、各种电容电阻等器件完成了智能竞赛抢答的功能,通过实验 测试了各个模块的工作状况, 得到了与预期相同的结果 (主持人宣布 “抢答开始” , 计时器开始计时,无人抢答 30 秒蜂鸣器发出声音报警,取消抢答权。 ),可见实验测试结果满足设计任务及具体要求,完成了设计任务。

教师评语: 实 验 报 告 中 存 在 的 问 题
实验态度(10 分) □ 很认真 □ 较认真 □ 一般 □ 较差 □ 差
□ 迟到 □ 缺课 □ 早退 □ 请假并补做 □ 批准后有事离开 □ 擅自离开 □ 偶尔在开放期间做实验 □ 很少 □ 从未 □ 需要老师稍加指点 □ 需要老师指点 □ 需要老师反复多次指点 □ 在提示后整理仪器,登记 □在提示后仍不进行整理与登记

实验设计(25 分) 设计实验自行设计部分:□选题没意义 □ 无实用价值
□ 选题的范围不合适 □ 难度不合适 □ 工作量不合适 □ 设计思路模糊 □ 技术原理不正确 □ 有明显科学性错误。 □ 设计方案不可行 □ 仪器选择不正确,搭配不合理。 □ 纯属抄袭、拼凑,没有任何创新点。 综合实验: □ 涉及知识面狭窄 □ 综合性差 □ 无实用价值。 □ 涉及技术单一 □ 涉及技术互不相通 □ 有原则上错误。

实验实施(30 分) □ 有违反实验室规章制度的行为 □ 造成仪器设备损坏
□ 有意隐瞒所造成的损坏 □ 不及时汇报所造成的损坏 □ 不服从管理人员的正常管理。 □ 缺参数 □ 系统误差 □ 缺个别数据 □ 数据有小偏差 □ 记录潦草 □ 漏记关键数据 □ 漏记部分数据 □ 不按老师要求操作返工 □ 全缺 □缺漏重要数据 □ 缺部分数据 □ 缺计算过程 □ 计算错误,□缺

数据处理(25 分) 测量结果表示 □ 缺单位 □ 图上数据不清晰 □ 图上缺少数据 □ 图的比例
不合理 □ 图表有误 □ 未用坐标纸画图 □ 数据有偏差 □ 误差太大 □ 原始 数据未抄入正文 □ 不能正确处理实验数据。 □ 不能对实验结果进行分析、归纳、评价。 对实验结果:□ 不能提出结论性意见 □ 不能提出改进性意见 □ 很认真 □ 较认真 □ 一般 □ 差

整体情况(10 分) □ 内容安排缺乏条理 □ 书写不工整 □ 缺封面 □ 报告没有装订
□ 迟交 □ 潦草 □长时间拖欠 □ □





□ □

智力竞赛抢答装置的设计
一、实验目的
1、掌握组合逻辑电路的设计与测试方法,熟悉常用数字集成电路的使用。 2、掌握数字逻辑电路的设计方法,训练自身综合运用数字电路基本知识设计、调试电路的 能力。

二、具体要求
设计一个 4 人抢答逻辑电路。 (1)竞赛主持人有一个按钮,主持人宣布“抢答开始” ,电路复位,计时器开始计时,无人 抢答 30 秒蜂鸣器发出声音报警,取消抢答权。 (2)每个参赛者控制一个按钮,参赛选手按动按钮发出抢答信号。 (3)竞赛开始后,先按动按钮者将对应的一个发光二极管点亮,此时其他 3 人按动按钮对 电路不起作用。

三、设计方案
1、总体设计原理图

图 3·1 整体抢答器原理图

如图 3·1 所示,整体抢答器原理图(仿真通过) 其工作原理为:接通电源后,主持人将开关拨到"清零"状态,抢答器处于禁止状态,编号显 示器灭灯,定时器显示设定时间;主持人将开关置“开始”状态,宣布"开始"抢答器工作。 定时器倒计时。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示。 当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由 主持人再次操作"清零"和"开始"状态开关。 2、设计思路 1. 将整个实验分为五大块——主控部分、 高平脉冲输出部分和秒脉冲产生部分、 计数部分、 报警部分、扩展部分。

2. 分步实现各部分的功能。 3. 进行各部分的连接。 4. 调试整体连接后的电路。 5. 焊接扩展部分并调试。 3、各模块的工作原理与调试 1>、主控部分 1.1 主控部分原理图

图 3.2 主控部分原理图

图 3.2 为抢答器的主控部分, 该部分由开关、 同步 D 触发器 (74LS175)四路与非门 、 (74LS20N) 、 二路与非门(74LS00N)和四个 LED 灯组成。 1.2 主控部分原理分析 首先,介绍 74LS175 的工作方式。它是由四个 D 触发器构成的芯片,共有 8 个管脚。其管脚 图如图 3.3 所示。

图 3·3 74LS175 管脚图

芯片的各个管脚功能如图中所示(PIN NAMES) ,这里不再累述。

图 3·4 74LS175 内部结果图

如图 3.4 所示, 74LS175 内部结果图, 为 再次图中可以清楚的看到该芯片的工作原理, CLK 当 有效是(低电平有效)输出全部为零。当置位端(低电平有效)无效且清零端有效时,输出 Q=D。 主控部分原理总体阐述:抢答开始时(清零端、置位端均无效),主持人清除信号(按下开 关 J5),74LS175 的输出 Q1~Q2 全为 0,所有发光二极管 LED 均熄灭,当主持人宣布 “抢答开始”后(J5 断开),选手作出判断(按下开关 J1~J4),对应的 LED 灯亮,同时信 号通过两个 74LS00N,一个 74LS20N 和高平脉冲输出,实现锁存信号。 下面介绍 74LS00N 和 74LS20N:

图 3.5 74LS00N 内部结构图

如图 3.5 所示,为 74LS00N 内部结构图,其旁边为真值表。 1.3 主控部分的调试 电路板焊接完成后,进行了相应的电路调试,调试过程如下: ① 到了试验箱,试验箱给出高平脉冲和提供置位,清零所需要的电平。 ② 用导线将电路板和试验箱进行连接,所需输出信号接到试验箱的 LED 灯上,观察并电平 变化,调试以焊接的电路,直到工作正常。

74LS20N:

如图 3.6 74LS20N 内部结构图

如图 3.6 所示,为 74LS20N 内部结构图,其旁边为真值表。 2>、高平脉冲部分和秒脉冲部分 2·1 高平脉冲部分的工作原理图

图 3·7 高平脉冲部分原理图

图 3.8 秒脉冲部分原理图

图 3.7 高平脉冲部分是有 555 定时器构成多谐振荡器,其可以输出脉冲频率为 1KHZ。以下 是 555 定时器构成多谐振荡器的工作原理介绍。 如图 3·9,由 555 定时器和外接元件 R1、R2、C 构成多谐振荡器,脚 2 与脚 6 直接相连。电 路没有稳态,仅存在两个暂稳态,电路亦不需要外接触发信号,利用电源通过 R1、R2 向 C 充 电,以及 C 通过 R2 向放电端 放电,使电路产生振荡。电容 C 在 和 之间

充电和放电,从而在输出端得到一系列的矩形波,对应的波形如图 8-5 所示。

图 3·9·1 555 构成多谐振荡器

图 3.9·2

多谐振荡器的波形图

输出信号的时间参数是: =0.7(R1+R2)C =0.7R2C 其中, 为 VC 由

T=

上升到

所需的时间,

为电容 C 放电所需的时间。

555 电路要求 R1 与 R2 均应不小于 1KΩ ,但两者之和应不大于 3.3MΩ 。 外部元件的稳定性决定了多谐振荡器的稳定性,555 定时器配以少量的元件即可获得较高精

度的振荡频率和具有较强的功率输出能力。 在此简要的对 555 定时器做一介绍 555 定时器是一种模拟和数字功能相结合的中规模集成器件。 一般用双极性工艺制作的称为 555,用 CMOS 工艺制作的称为 7555,除单定时器外,还有对应的双定时器 556/7556。555 定时器的电源电压范围宽,可在 4.5V~16V 工作,7555 可在 3~18V 工作,输出驱动电流约 为 200mA,因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低,性能 可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器 等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自 动控制等方面。 555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所 示。它内部包括两个电压比较器,三个等值串联电阻,一个 RS 触发器,一个放电管 T 及 功率输出级。它提供两个基准电压 VCC /3 和 2VCC /3

图 3·10 555 定时器内部方框图

555 电路的工作原理 555 电路的内部电路方框图如图 8-1 所示。它含有两个电压比较器,一个基本 RS 触发器, 一个放电开关 T,比较器的参考电压由三只 5KΩ 的电阻器构成分压,它们分别使高电平比 较器 A1 同相比较端和低电平比较器 A2 的反相输入端的参考电平为 和 。A1 时,

和 A2 的输出端控制 RS 触发器状态和放电管开关状态。当输入信号输入并超过

触发器复位,555 的输出端 3 脚输出低电平,同时放电,开关管导通;当输入信号自 2 脚输 入并低于 时,触发器置位,555 的 3 脚输出高电平,同时放电,开关管截止。

是复位端,当其为 0 时,555 输出低电平。平时该端开路或接 VCC。 Vc 是控制电压端(5 脚),平时输出 作为比较器 A1 的参考电平,当 5 脚外接一个

输入电压, 即改变了比较器的参考电平, 从而实现对输出的另一种控制, 在不接外加电压时, 通常接一个 0.01uf 的电容器到地,起滤波作用,以消除外来的干扰,以确保参考电平的稳 定。 T 为放电管,当 T 导通时,将给接于脚 7 的电容器提供低阻放电电路。 2·2 秒脉冲部分的工作原理图 如图 3.8 所示秒脉冲部分原理图,也是有 555 定时器构成,其具体工作原理如下: 直流电震荡后升压,比如说 1 个小功率电棍,利用 6V-12V 直流电源可产生一种高压脉冲。 电路 中三极管 Q1、Q2 构成了一振荡器,产生频率为 3Hz 的直流脉冲电压,并输入变压器比为 6V:240V 升压器的初级线圈,在每个脉冲结束时,相应地在变压器的次级线圈产生一高电

压。脉冲的重复频率可通过选择 C2、R1 值 进行调整。

公式为:充电时间为 T1,放电时间为 T2 时间 T=T1+T2=0.693(R1+R2)C

图 3·11 秒脉冲发生器

3>、计数部分 3.1 计数部分工作原理图 工作原理阐述:首先,通过计数器 74LS192 进行预置数和减技术功能,将信号传到与它 联级的译码器(74LS248)中在进行相应的译 码,最后在显示译码管中显示相应的计数。在此过程中比较关键的步骤有: ① 刚开的预置数功能的实现。 根据要求将 74LS192 的 ABCD 四个管脚分别接到高低电平,从而实现预置数功能。 ② 高位片和地位片的联级的实现 低位片的 BO 端输出给到高位片的 CPd 从而实现两片的联级。 ③ 最后的计数的锁存 在高位片的 BO 端引出信号, 与秒脉冲、 主控部分经一四路与非门输出给到低位片的 CPd 从而实现计数的锁存。

图 3·12 计数部分工作原理图

3.2 74LS192、74LS248 的功能介绍 3.2.1 74LS192 的原理图

图 3·13 74LS192 芯片的封装图

74LS192 工作原理阐述:74LS192 十进制同步加/减计数器(双时钟) 192 为 可 , 预 置 的 十 进 制 同 步 加 / 减 计 数 器 , 共 有 54192/74192,54LS192/74LS192 两种线路结 构形式。其主要电特性的典型值如下:
型号 54192/74192 54LS192/74LS192 fc 32MHz 32MHz PD 325mW 95mW

192 的清除端是异步的。 当清除端 (MR)为高电平时, 不管时钟端 (CPD、 U)状态如何, CP 即可完成清除功能。 192 的预置是异步的。当置入控制端( P L)为低电平时,不管时钟 CP 的状态如何,输出端(Q0~Q3)即可预置成与数据输入端(P0~P3)相一致的状态。 192 的计数是同步的,靠 CPD、CPU 同时加在 4 个触发器上而实现。在 CPD、CPU 上升沿作用下 Q0~Q3 同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时 ___

可分别利用 CP
__ _

__ _

__ _

__ _

__ _

__ _

CPD、CPU 当计数上溢出时,进位输出端(T CU)输出一个低电平脉冲,其宽度为 CPU 低电 平部分的低电平脉冲;当计数下溢出时,错位输出端(T CD)输出一个低电平脉冲,其宽度 为 CPD 低电平部分的低电平脉冲。 当把 T CD 和 T CU 分别连接后一级的 CPD、CPU,即可进 行级联。 引出端符号
T CD T CU CPD CPU MR P0~P3 PL Q0~Q3 错位输出端(低电平有 效) 进位输出端(低电平有 效) 减计数时钟输入端(上 升沿有效) 加计数时钟输入端(上 升沿有效) 异步清除端 并行数据输入端 异步并行置入控制端 (低电平有效) 输出端

真值表:

图 3·14 74LS192 芯片的真值表

图 3·13 74LS192 芯片逻辑功能图

3.2.2 74LS248 的原理图

图 3·15 74LS248 芯片的功能图

74LS248 的工作原理阐述: 线——七段译码器/驱动器 4 (BCD 输入, 有上拉电阻) 248

为有内部上拉电阻的 BCD—七段译码器/驱动器,共有 54/74248 和 54/74LS248 两种线路结构型式。其主要电特性的典型值如下(不同厂家具体值有差别): 型号 54248/74248 54LS248 74LS248 IOL 6.4mA 2mA 6mA VO(OFF) 5.5V 5.5V 5.5V PD 265mW 125mW 125mW

输出端(a~g)为低电平有效, 可直接驱动指示灯或共阴极 LED。 当要求输入 0~15 时,消隐输入(/BI)应为高电平或开路,对于输出 0 时还要求脉冲消隐输入( /RBI) 为高电平或开路。当 BI 为低电电平,不管其它输入端状态如何,a~g 均为低电 平。当/RBI 和地址端(A~D)均为低电平,并且灯测试(/LT)为高电平时,a~g 均为 低电平,脉冲消隐输出(/RBO)为低电平。当 BI 为高电平开路时,/L T 的低电平 可使 a~g 为高电平。248 与 48 的引出端排列,功能和电特性分别相同,差别仅 在显示的字形 6 和 9。 引出段符号: A,B,C,D /BI,/RBO /LT /RBI a~g 译码地址输入端 消隐输入(低电平有效) 脉冲消隐输出(低电平有效) 灯测试输入端(低电平有效) 脉冲消隐输入端(低电平有效) 段输出(低电平有效)

数值显示表:

真值表

功能逻辑图

3.3 计数部分的调试 计数部分的调试分为一下几个步骤: ① 测试已焊接在电路板上的 74LS192 的功能是否实现。借助试验箱,可验证其功能进行调 试,直到正常工作为止。 ② 当已焊接在电路板上的 74LS192 的功能已经实现了,接下测试已焊接在电路板上的

74LS248 功能是否实现,同样要借助试验箱。进行调试,直到正常工作为止。 ③ 当低位片工作全部正常之后,按照同样的方法检测高位片,当两者都正常工作了就要开 始下一步——两片的联级。 ④ 两片进行联级,再次测试联级之后的计数部分是否正常工作,直到正常工作为止。 (实 际上当个自片正常工作后,联级之后的部分也会正常工作的) 4>、报警部分 4.1 报警部分原理图

图 3·16 报警部分原理图

报警部分工作原理阐述: 这个部分是通过一个蜂鸣器来实现的, 蜂鸣器的正极接一个特定阻 值的电阻在接到电源电压上,负极直接接到高位片(74LS192)的 BO 输出端。当计数到 00 是,BO 端会发出一个低电平信号,从而使得蜂鸣上产生压差,进而工作(实现报警)。

4.2 蜂鸣器介绍
如图 3· 所示, 17 使用 SH69P43 为控制芯 片,使用 4MHz 晶振作为主振荡器。 PORTC.3/T0 作为 I/O 口通过三极管 Q2 来驱动蜂鸣器 LS1,而 PORTC.2/PWM0 则作为 PWM 输出口通过三极管 Q1 来驱 动蜂鸣器 LS2。 另外在 PORTA.3 和 PORTA.2 分别接了两个按键,一个是 PWM 按键, 是用来控制 PWM 输出口驱动蜂鸣器使用 的;另一个是 PORT 按键,是用来控制 I/O 口驱动蜂鸣器使用的。连接按键的 I/O 口 开内部上拉电阻。 软件设计方法

图 3·17 蜂鸣器原理图

先分析一下蜂鸣器。所使用的蜂鸣器的工作频率是 2000Hz,也就是说蜂鸣器的驱动信号波 形周期是 500μs,由于是 1/2duty 的信号,所以一个周期内的高电平和低电平的时间宽度都 为 250μs。软件设计上,我们将根据两种驱动方式来进行说明。 a) PWM 输出口直接驱动蜂鸣器方式 由于 PWM 只控制固定频率的蜂鸣器, 所以可以在程序的系统初始化时就对 PWM 的输 出波形进行设置。 首先根据 SH69P43 的 PWM 输出的周期宽度是 10 位数据来选择 PWM 时钟。系统使 用 4MHz 的晶振作为主振荡器,一个 tosc 的时间就是 0.25μs,若是将 PWM 的时钟设置为 tosc 的话, 则蜂鸣器要求的波形周期 500μs 的计数值为 500μs/0.25μs=(2000) (7D0) 10= 16,7D0H 为 11 位的数据,而 SH69P43 的 PWM 输出周期宽度只是 10 位数据,所以选择 PWM 的时钟为 tosc 是不能实现蜂鸣器所要 的驱动波形的。 这里我们将 PWM 的时钟设置为 4tosc,这样一个 PWM 的时钟周期就是 1μs 了,由此 可以算出 500μs 对应的计数值为 500μs/1μs=(500)10=(1F4)16,即分别在周期寄存器的 高 2 位、中 4 位和低 4 位三个寄存器中填入 1、F 和 4,就完成了对输出周期的设置。再 来设置占空比寄存器,在 PWM 输出中占空比的实现是 通过设定一个周期内电平的宽度来实现的。 当输出模式选择为普通模式时, 占空比寄存 器是用来设置高电平的宽度。250μs 的宽度计数值为 250μs/1μs=(250)10=(0FA)16。只 需要在占空比寄存器的高 2 位、中 4 位和低 4 位中分别填入 0、F 和 A 就可以完成对占空 比的设置了,设置占空比为 1/2duty。 以后只需要打开 PWM 输出,PWM 输出口自然就能输出频率为 2000Hz、占空比为 1/2duty 的方波。 b) I/O 口定时翻转电平驱动蜂鸣器方式 使用 I/O 口定时翻转电平驱动蜂鸣器方式的设置比较简单, 只需要对波形分析一下。 由 于驱动的信号刚好为周期 500μs,占空比为 1/2duty 的方波,只需要每 250μs 进行一次电平 翻转,就可以得到驱动蜂鸣器的方波信号。在程序上,可以使用 TIMER0 来定时,将 TIMER0 的预分频设置为/1,选择 TIMER0 的始终为系统时钟(主振荡器时钟/4),在 TIMER0 的载入/ 计数寄存器的高 4 位和低 4 位分别写入 00H 和 06H, 就能将 TIMER0 的中断设置为 250μs。 当需要 I/O 口驱动的蜂鸣器鸣叫时,只需要在进入 TIMER0 中断的时候对该 I/O 口的电平进行翻转一次,直到蜂鸣器不需要鸣叫的时候,将 I/O 口的电平设置为低 电平即可。不鸣叫时将 I/O 口的输出电平设置为低电平是为了防 止漏电。 5>、扩展部分 5·1 扩展部分的原理图 扩展部分的原理图如右图所示。当主持人还没有发出指令时,如 果有人抢答了, 则对应的 LED 灯亮, 然后取消该选手的参赛资格。 这一部分的实现主要是通过了 LED 和一个&¥74LS00N 以及相应地 逻辑电路来实现。

四、实验设备
+5V 直流电源,示波器,万用表,导线若干,芯片引脚若干 抢答部分:4 个 LED 灯,,5 个三位开关,4 个 500Ω 的电阻,一个 74LS175,一个 74LS00, 一个 74LS20 芯片。 报警部分:三个蜂鸣器,一个 LED 灯。 高平脉冲部分:一个 57KΩ 的电阻,一个 28KΩ 的电阻,2 个 10nF 的电容,一个 555 芯片。 秒脉冲部分:2 个 10KΩ 的电阻,一个 10nF 的电容,一个 47uF 的电容,一个 555 芯片。 显示定时部分:14 个 300Ω 的电阻,2 个数码管,2 个译码器 74LS248,2 个计数器 74LS192

五、实验结论:
本实验通过同步 D 触发器、555 电路、计数器、共阴数码管、数码管译码器、四路(二路) 与非门、 各种电容电阻等器件完成了智能竞赛抢答的功能, 通过实验测试了各个模块的工作 状况,得到了与预期相同的结果(主持人宣布“抢答开始” ,计时器开始计时,无人抢答 30 秒蜂鸣器发出声音报警,取消抢答权) ,可见实验测试结果满足设计任务及具体要求,完成 了设计任务。

六、收获和体会:
本次实验涉及到电路设计及仿真,难度相对较大,虽然以前学过一点 multisim,但是这 次做起来还是受到了很大的阻力,和小组队员一起奋斗多时才弄好。在焊接过程中,由于电 路较复杂,也是状况百出,元件短路、芯片接口接错等,期间队友还被电烙铁烫伤 ,还好 反应快,没造成太大伤害。 抢答器的调试过程更是艰辛, 抢答部分和计时部分都花了大量时间, 特别是数码管的锁 存,还有蜂鸣器没声音等问题,我组队员在上面做了大量的计算和测试,最终按要求完成了 此次实验。回想整个实验过程,真可谓是困难重重,举步维艰,但我组还是团结一致,圆满 完成任务。 这次试验中,我不仅进一步巩固了电路设计、焊接等知识,更体会到了团结的力量,获 益匪浅。

八、意见与建议:
经过本次实验,我觉得实验还有几点可以提高的: 1、实验室元器件过于缺乏,不利于我们做实验,应该在确定要开这门课程时,就要考虑到 如何解决元器件缺乏、仪器过于陈旧的问题,以提高学生做实验的效率。 2、由于抢答器是我们首个课程设计,各方面的理论知识和实践能力都很缺乏,应该在实验 过程中,给学生多点设计思想、焊板电路布局等方面的引导,这样更有利于我们学生进入电 子这个领域,除此之外,这更能为我们以后的人生做好铺垫。


相关文章:
智力竞赛抢答装置的设计
“三性实验”报告册课程名称: 电子技术实验(模电 、数电 ) 实验项目名称: 智力竞赛抢答装置的设计 学专班院: 业: 级: 电子科学与技术 电子科学与技术 报告人...
智力竞赛抢答器的设计
电子信息工程课程设计报告智力竞赛抢答器的设计 姓名:徐洁 专业:电气工程学院电子 班级:电子 102 学号:3100202238 同组人:胡冰、徐顶、刘亮 指导教师:高文根 起始...
智力竞赛抢答装置的设计与调试
项目任务书题目:智力竞赛抢答装置的设计与调试 系部 学科门类 专业学号姓名班级 ***学院 ** *** *** ** 一班 2015 年 12 月 12 日 合肥师范学院 数字逻...
智力竞赛抢答装置的设计
智力竞赛抢答装置的设计_机械/仪表_工程科技_专业资料。数字电子课程设计课 程设计 报告 课程名称: 系别: 电子技术课程设计 设计题目:智力竞赛抢答装置的设计机电工程...
四人智力竞赛抢答器的设计
四人智力竞赛抢答器电路主 要由抢答电路、倒计时电路、影响电路等构成。结果表明,该方法仿真效果真实、准确,设计出的 16 路竞赛抢答器具有实用性强,操作简单,成本...
多路智力竞赛抢答器设计实验报告
多路智力竞赛抢答器设计实验报告_电子/电路_工程科技_专业资料。微机原理课程设计多路智力竞赛抢答器设计 院班学 系: 电气及自动化工程系 级: 号: 通信一班 学生...
智力竞赛抢答装置
课题设计一一、课题设计要求 智力竞赛抢答装置 1、利用 D 触发器、分频电路、多谐振荡器、CP 时钟脉冲源等单元电路设计四人智力竞 赛抢答器。 2、在实验装置上...
智力竞赛抢答装置方案设计
智力竞赛抢答器的设计与实... 暂无评价 33页 8财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈。 ...
智力竞赛抢答装置的设计
智力竞赛抢答装置的设计智力竞赛抢答装置的设计隐藏>> 智力竞赛抢答装置的设计 一、实验目的 1、掌握组合逻辑电路设计与测试方法,熟悉常用数字集成电路的使用。 2、掌...
数字智力竞赛抢答器的设计
进度安排:第1天: 查找资料,数字数字智力竞赛抢答器设计原理,给出设计总体方案; 第 2 天: 各模块的详细设计; 第 3 天:准备答辩; 第 4 天:写课程设计报告。...
更多相关标签:
智力竞赛抢答器 | 智力竞赛抢答器设计 | 四人智力竞赛抢答器 | 智力竞赛抢答器的设计 | 多路智力竞赛抢答器 | 八路智力竞赛抢答器 | 8路智力竞赛抢答器 | 智力抢答器课程设计 |