当前位置:首页 >> 计算机硬件及网络 >>

Allegro 布线规则设置说明


Allegro 布线规则设置说明-电子开发网

页码,1/4

加入收藏 热门搜索: arm 报警 单片机 15V/6A开关电源 usb USB 提交 15V/6A的开关电源 网站留言

网站地图 繁體中文

首页
导航:

嵌入式系统

EDA技术

电子制作

PCB技术

综合技术

电路图

源码资料

会员共享

您的位置:电子开发网>PCB技术>

推荐文章

Allegro 布线规则设置说明
时间:2009-04-01 来源: 作者:lindawang117 点击: 1689 字体大小:【大 中 小】

· PROTEL DXP创建原理图器件 · Protel常用元器件封装总结 · Protel PCB 转SCH详解

布线规则的设置通常包括线宽和线距两大部分。PCB 布线经 常会要求对重要的信号线进行规则的设置。下面就以一主板 Layout guide 为例部分说明之。 1. 首先是对整板未定义线规则的设置,如下表所示: Net Group

· Protel网络表常见错误及实用技巧

无法找到该网页

· LVDS(低电压差分信号)原理简介 · 利用Cadence Allegro进行PCB级的信

最可能的原因是: · Cadence布局布线常见问题详解 ? 在地址中可能存在键入错误。 ? 当您点击某个链接时,它可能已 · Cadence 用户问题解答
· 什么是差分信号?

· Allegro如何生成光绘文件

Net Name

Width

Spacing

您可以尝试以下操作: 重新键入地址。 返回到上一页。

· 教你改 Pads Layout(PowerPCB)的快 · PCB Layout and SI 问答 · Protel转 powerPCB的方法 · 高速PCB设计指南(八) · 高速PCB设计指南(一)

Inner layer: Inner layer: Non-special Signal 4 4

Outer layer: Outer layer: 5 5

选择

打开set standard values

热门文章
· Protel DXP 实例指导教程 · protel 99 se教程(原理图设计) · Cadence psd15.1使用笔记 · 差分信号详解 · Protel DXP PCB的高级编辑技巧 · 开关电源的PCB布线设计 · Protel DXP布线规则设置 · PROTEL DXP创建元件封装 · 谈谈Protel DXP的元件封装库 · protel四层板及内电层分割入门 · Protel常用元器件封装总结 · PROTEL DXP创建原理图器件 · POWERPCB 绘制多层PCB技术问答 · LVDS(低电压差分信号)原理简介 · Cadence 应用注意事项

这里规定了Default line 在outer layer(TOP)和inner layer(INT1)中的line width 和pad to pad 的间距。 2. 接下来设置HOST 部分,见下表要求: Space with other signal 20

Net Name

Width Inner layer: 4 Outer layer: 5

Spacing

Net Group

FSB Signals

8/10

HOST

mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht

2012/8/11

Allegro 布线规则设置说明-电子开发网

页码,2/4

首先将属于此网络的所有net 定义为同一组,即BUS NAME=HOST 选择Edit-Properties 并在右侧的当前命令栏中点击More 打开Find by name or property 窗口,ok

这样就可以得到下面的窗口:

mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht

2012/8/11

Allegro 布线规则设置说明-电子开发网

页码,3/4

关于本站 - 联系我们 - 鲁ICP备06020214号 - 网 站地图 - 网站留言 - 返回顶部 Copyright ? 2006-2008 电子开发网 All rights reserved.

至此一组HOST 线设置完毕,用同样的方法我们可以继续将DDR 等部分的线设置完 3. 重新打开 ,选择spacing rule set-set value,点击ADD 添加HOST 8:10

然后在Subclass 中,顶底层Line To Line 的间距为10,内层为8.

mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht

2012/8/11

Allegro 布线规则设置说明-电子开发网

页码,4/4

4. 选择physical rule set-set value,点击ADD 添加HOST 4/5

然后在Subclass 中,顶底层的线宽为5,内层为4. 5. 最后,无论是线宽还是线距都需要在assignment table 中进行和其他NET 的匹配。

Tags:布线 Allegro ? 上一篇:Altium Designer 6/DXP2004中加LOGO方法 ? 下一篇:如何在Capture中定义Swap功能在Allegro中实现 Swap? ? ·高速信号走线规则 ? ·Allegro中BUS走线 ? ·Allegro List的用法 ? ·Allegro如何生成光绘文件 ? ·Allegro差分线的规则设置 ? ·串扰仿真的疑问 ? ·到底多高的频率才算高速信号? ? ·Allegro如何调用AutoCAD产生的数据

mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht

2012/8/11


相关文章:
ALLEGRO 约束规则设置步骤
下面以 ddr 为例,具体说明这些约束设置的具体步骤。 1. 布线要求 DDR 时钟: ...2. 根据上述要求,我们在 allegro设置不同的约束 针对线宽(physical),我们...
ALLEGRO DDR布线规则
ALLEGRO DDR布线规则_信息与通信_工程科技_专业资料。ALLEGRO DDR布线规则ALLEGRO...这些规则分配到各类 net group 上.下面以 ddr 为例,具体说明这些约 束设置的...
Allegro约束规则设置
Allegro约束规则设置_电子/电路_工程科技_专业资料。...来设置 时序规则、信号完整性规则、布线的电气规则(...区域规则设置方法如下: 1、在约束管理器中, ...
Allegro布线重要事项
14页 1下载券 ALLEGRO DDR布线规则 5页 2下载券喜欢此文档的还喜欢 ...(, DIFFERENTIAL PAIR 设置配对走线 3.9:请优先将重要线 LAYOUT,如: (DIFF,...
Allegro多人协作布局布线的操作指南
Allegro 多人布局布线 多人布局布线Allegro 多人布局一) 准备工作 1,完成...备注:以上方法已经实际操作过了,是可实施的。能够为以后工作中 PCB 协作布局布...
ALLEGRO基本使用指南
DRC:PCB 板上产生短路及各种不符合约束规则时产生的...width 内层:压合在 PCB 板内的,用于布线和电源...Allegro使用方法简介之基... 23页 免费 ALLEGRO设置...
allegro如何设置布线默认过孔Via
Allegro 15.x 差分线布线... 11页 免费 allegro16.2过孔设置方法... 4...两种在Allegro中增加过孔... 3页 1下载券 ALLEGRO16.2的区域规则设... 6...
allegro布线的注意事项
allegro布线的注意事项_信息与通信_工程科技_专业资料。allegro布线的注意事项今日...3页 免费©2014 Baidu 使用百度前必读 | 文库协议...
PCB走线常用的规则
Protel 布线设计注意事项 ? DRC 检测出错 ? Allegro 线宽、间距、等长、差分 ...的方法: 第一步:在 setup/preferences 面板的 design 下的 miters 中设置为 ...
Allegro中等长线或差分线设置的一些方法
Allegro中等长线或差分线设置的一些方法_IT/计算机_专业资料。Allegro中布等长线或差分线的约束与设置,图文并茂。以千兆以太网为例说明,差分等长设置; 首先,拉好...
更多相关标签: